A. 数字电路基础：吸收法
A+AB=A即A+AB=A*(1+B)=A*1=A。
A'C+A'B'C(D+E)中A'C相当于上式的A。 B'(D+E）版相当于上式的B。
所以权A'C+A'B'C(D+E)=A'C*（1+B'(D+E））=A'C*1=A'C。
B. 数字电路与数字逻辑有什么区别
数字逻辑表示的是一种或多种的关系、状态，而数字电路是用来实现数字逻辑内关容系的载体，数字逻辑是经过多年研究、总结的，其实现方法很有限，而数字电路的构成却千变万化…… 详细信息请参考： http://www.littelfuse.cn/procts/Fuses/Thin-Film+%28Chip%29+Type/438.html
C. 数字电路，化简逻辑函数
①解
A异或B可以表示成：AB非+A非B ，用这样的形式去掉原式中的“异或”“同或”。再根据摩根定律和逻辑代数的方法一般就可以化简成 最简与或式。
如果遇到原式十分复杂的情况，可以用“卡诺图”来化简，其步骤一般是：
（1）将逻辑函数写成最小项表达式
（2）按最小项表达式填卡诺图，式中包含了的最小项其相应位置填1，其余填0
（3）合并最小项，将相邻的“1”圈成一组，每组含2^n个方格，每个包围圈对应一个新的乘积项（即一个最简与或项）。
（4）将所有包围圈对应的乘积项相加。得到最简与或表达式。
②解
几进制的计数器就是看该计数器计数计了多少个数然后返回初值。比如一个计数器从1开始计数，计到11的时候其下一个状态又变成1了，那么就是一个11进制的计数器。
③不好意思，这个我不确定哈，我估计是为了匹配逻辑门的输出电平。可以看成是一个上拉电阻。
④解
首先，逻辑电路的每个状态对应一个圈，圈内的数字是来表示该状态。圈之间一般有箭头，箭头表示状态的转换，即从一个状态转换到另一个状态。箭头上面的数字表示状态转换需要的条件。具体表示的是那个量，还要根据画出状态图的状态表。表头上肯定会写出的。
最后题，解
CP表示Clock Pulse 是工作时钟，图示的JK触发器根据JK触发器的逻辑表达式，当J=K=1时，输出的下一个状态 = 目前状态 取非。即Qn+1=Qn非。
另：图中哪有A，B啊？
参考资料：电子技术基础（数字部分） 高教
希望我的回答对你有帮助哈~ ^_^
D. 数字电子技术逻辑代数常用公式
AA'，只取两个来值：F = A'；0可表低电平1) A + AB = A(1+B) = A 得知自道逻辑代数、B只要有一个为0，F＝0. 非门的输出,B； 数字电路，1可表高电平,B都为0时F=0,C等、B都是高电平(1)时，不一一列举了,则 A'：0和1; A=0；1可表开：AB 是AB 的交集.且 A+A'！至于你不理解那句话是因为那句话表述的不太好;= 1 A=1,余时恒为1，0可表关：逻辑变量A：逻辑代数，A 和 AB的并集就是A 这是最明显的事实了，F = 1,则A'；A!” 逻辑代数的常用公式很多;;=0 且，等等。你可以重新理解为：F = A+B 只有A：与门(乘积符号)的输出 F = AB 只有A：A + AB = A(1 + AB) = A 这是吸收率：直观上 AB被吸收后消失，即;= 0 或门(加法符号)输出：“A 和 AB 相加的结果是A， 即：AB 项被吸收掉、数字电路的基本知识：A+AB=A
E. CPU内部如何完成整数加减乘除取余 ，或者告诉我应该查哪方面资料
你该看看《数字电路基础》，比你相像的要简单。
F. 怎么用数字电路做数学运算，比如求平方，或对数
至少需要运算器和寄存器，然后给一个时序电路。其实就是一个简易的计算机
G. 数字电路的试题
十进制数56的十六进制数是__38___,8421BCD码是_最常用的BCD码
判断题
1.BCD码即8421码(错 )
2.CMOS与非门和TTL与非门的逻辑功能不一样 ( )
3.两变量的"异或逻辑"和"同或逻辑"互为反函数( )
4.三态门是三值逻辑门( )
5.可以将或非门多余的输入端悬空( )
6.卡诺图化简逻辑函数结果是唯一的(对 )
7.凡是译码器和显示器之间经须加驱动器( )
8.二进制数1001和二进制代码1001都表示十进制的数9(错 )
9.加法器是数字电路中最基本的数字部件( )
10.具有记忆功能的各类触发器是构成时序逻辑电路的基本单元( )
11.具有移位功能的寄存器,叫做移位寄存器( )
12.计数器可以用作分频器和定时器( )
13.十进制数化为二进制数的方法为除2取余数法( 对 )
14.F=AB+CD为与一或表达式( )
15.A+AB=A称为吸收法
16.用卡诺图化简逻辑函数时,卡诺圈可以任意圈定4个1方格( )
17.只有OC门能够把输出端并联再一起( )
18.传输门的输入和输出端可以互换使用( )
19.所有的译码器,对应于每一代码都只有一条线有输出( )
20.译码器可以用来实现组合逻辑函数( )
H. 数字电路的问题请教，已知两张 timing diagram，就他们的真值表，多谢
D触发器就是置数和保持功能，在CP有效期间，触发器的次态等于输入信号D在该时内刻的状态0或者1.其余时刻容触发器处于保持状态。
两张图里从触发器的逻辑符号上看，都属于下降沿触发的边沿触发器。画时序波形图只用考虑CP由1跳变到0的时刻上,D的状态是1还是0。其余时间段触发器处于保持状态，。
按照上面的分析，画波形图很好画，若要求做（Q反）的波形图，就先画出Q的，然后再取反就成。
I. vhdl语言中取余符号rem如何用举例说明。
rem是vhdl标准库numeric_std里面定义的函数
mod(取模)/rem(取余)对于两个正的输入来说结果一致 否则有区别
A rem B = A - ( A / B ) * B --余数运算符 利用操作数A决定结果的正负号
A mod B = A - B * N --取模运算符 利用操作数B决定结果的正负号
并且都是用于仿真而不可综合的
5 mod 3 = 2
(-5) mod 3 = 1
5 mod (-3) = -1
(-5) mod (-3) = -2
5 rem 3 = 2
(-5) rem 3 = -2
5 rem (-3) = 2
(-5) rem (-3) = -2