共阴译码电路

㈠ 共阴极数码管译码电路

共阴的译码器有CD4511,4513,74ls47.。。。。。

㈡ 设计一个能驱动七段共阴极LED数码管的译码电路，我的译码器无法控制数码管是怎么回事

你是用74138芯片及与非门芯片吗？
1）电路通过开关作为138的A、B、C的输入信号，版开关闭合时输入高电权平，而开关断开后应该输入低电平，因此A、B、C端需要各连接一个电阻到地才是；
2）你用与非门构成的七段译码电路，都做对了吗？，如使A=1的开关闭合后，Y1输出低电平，经过与非门就是输出高电平，此时应该显示 1，就是有c、d两个字段输入=高电平，可你都怎么做的呢；

㈢ 同样是七段共阴极数码管的译码驱动电路，74LS48和CC4511在逻辑功能和控制引脚上有什么区别

没区别,

㈣ 写出共阴极七段数码显示管的0～9，A~F对应的译码

共阴极的7段码是：(0-9)3fh 06h 5bh 4fh 66h 6dh 7dh 07h 7fh 6fh 9

(a-b)77h 7ch 39h 5eh 79h 71h

㈤ 译码显示电路，若使用共阴数码管，应使用什么译码器件如何连接

可以用CD4511和74LS48等IC来驱动共阴数码管。

CD4511是一个用于驱动共阴极LED（数码管）显示器的BCD码—七段码译码器，特点如下：

具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流。可直接驱动LED显示器。

CD4511是一片CMOSBCD—锁存/7段译码/驱动器，引脚排列如图2所示。其中abcd为BCD码输入，a为最低位。LT为灯测试端，加高电平时，显示器正常显示，加低电平时，显示器一直显示数码“8”，各笔段都被点亮，以检查显示器是否有故障。BI为消隐功能端，低电平时使所有笔段均消隐，正常显示时，B1端应加高电平。另外CD4511有拒绝伪码的特点，当输入数据越过十进制数9(1001)时，显示字形也自行消隐。LE是锁存控制端，高电平时锁存，低电平时传输数据。a～g是7段输出，可驱动共阴LED数码管。另外，CD4511显示数“6”时，a段消隐；显示数“9”时，d段消隐，所以显示6、9这两个数时，字形不太美观图3是CD4511和CD4518配合而成一位计数显示电路，若要多位计数，只需将计数器级联，每级输出接一只CD4511和LED数码管即可。所谓共阴LED数码管是指7段LED的阴极是连在一起的，在应用中应接地。限流电阻要根据电源电压来选取，电源电压5V时可使用300Ω的限流电阻。

各引脚功能介绍如下：

BI：4脚是消隐输入控制端，当BI=0时，不管其它输入端状态如何，七段数码管均处于熄灭（消隐）状态，不显示数字。

LT：3脚是测试输入端，当BI=1，LT=0时，译码输出全为1，不管输入DCBA状态如何，七段均发亮，显示“8”。它主要用来检测数码管是否损坏。

LE：5脚锁定控制端，当LE=0时，允许译码输出。LE=1时译码器是锁定保持状态，译码器输出被保持在LE=0时的数值。

A1（1脚）、A2（2）、A3（6）、A4（7）、为8421BCD码输入端。

a（13）、b（12）、c（11）、d（10）、e（9）、f（15）、g（14）：为译码输出端，输出为高电平1有效。

16脚是电源，8脚是GND。

CD4511的内部有上拉电阻，在输入端与数码管笔段端接上限流电阻就可工作。

㈥ 用VHDL语言设计一个共阴极七段数码管的译码电路，急求大神解答，高分求助！！！不要粘贴复制的

74LS49是一个7段译码器，其VHDL描述如下：
LIBRARYIEEE;
USE IEEE.Std_logic_1164.ALL;
ENTITYls49 IS
PORT(bl: IN Std_logic;
bi: IN Std_logic_vector(3 DOWNTO 0);
a,b,c,d,e,f,g: OUT Std_logic);
ENDls49;
ARCHITECTURE behavl_49 OF ls49 IS
SIGNAL s: Std_logic_vector(6 DOWNTO 0);
BEGIN
PROCESS (bi,bl)
BEGIN
IF (bl/='1') AND (bl/='H') THEN
s<=(OTHERS => '0');
ELSE
CASE bi IS
WHEN "0000"=>s<="0111111";
WHEN "0001"=>s<="0000110";
WHEN "0010"=>s<="1011011";
WHEN "0011"=>s<="1001111";
WHEN "0100"=>s<="1100110";
WHEN "0101"=>s<="1101101";
WHEN "0110"=>s<="1111101";
WHEN "0111"=>s<="0100111";
WHEN "1000"=>s<="1111111";
WHEN "1001"=>s<="1101111";
WHEN "1010"=>s<="1110111";
WHEN "1011"=>s<="1111100";
WHEN "1100"=>s<="0111001";
WHEN "1101"=>s<="1011110";
WHEN "1110"=>s<="1111001";
WHEN "1111"=>s<="1110001";
WHEN OTHERS=>s<="0000000";
END CASE;
END IF;
END PROCESS;
a <= s(0);
b <= s(1);
c <= s(2);
d <= s(3);
e <= s(4);
f <= s(5);
g <= s(6);
END behavl49;

㈦ 用VHDL语言设计一个七段显示译码器电路，要求输出信号为高电平有效, 能驱动共阴极数码管。

下面是74LS49的VHDL描述，74LS49就是一个驱动共阴极数码管的译码器：
LIBRARY IEEE；
USE IEEE.Std_logic_1164.ALL；
ENTITY ls49 IS
PORT(bl_n：IN Std_logic；
bi：IN Std_logic_vector(3 DOWNTO 0)；
a，b，c，d，e，f，g：OUT Std_logic)；
END ls49；
ARCHITECTURE behave_49 OF ls49 IS
SIGNAL s:Std_logic_vector(6 DOWNTO 0)；
BEGIN
PROCESS（bi，bl_n）
BEGIN
IF bl_n = ′0′ THEN
s <= (OTHERS => ′0′)；
ELSE
CASE bi IS
WHEN ″0000″ => s <= B″011_1111″；
WHEN ″0001″ => s <= B″000_0110″；
WHEN ″0010″ => s <= B″101_1011″；
WHEN ″0011″ => s <= B″100_1111″；
WHEN ″0100″ => s <= B″110_0110″；
WHEN ″0101″ => s <= B″110_1101″；
WHEN ″0110″ => s <= B″111_1101″；
WHEN ″0111″ => s <= B″010_0111″；
WHEN ″1000″ => s <= B″111_1111″；
WHEN ″1001″ => s <= B″110_1111″；
WHEN ″1010″ => s <= B″101_1000″；
WHEN ″1011″ => s <= B″100_1100″；
WHEN ″1100″ => s <= B″110_0010″；
WHEN ″1101″ => s <= B″111_1001″；
WHEN ″1110″ => s <= B″111_1000″；
WHEN ″1111″ => s <= B″000_0000″； -- 熄灭
WHENOTHERS=> s <= (OTHERS => ′0′)； -- 熄灭
END CASE；
END IF；
END PROCESS；
a <= s(0)；
b <= s(1)；
c <= s(2)；
d <= s(3)；
e <= s(4)；
f <= s(5)；
g <= s(6)；
END behave_49；

㈧ 同样是七段共阴极数码管的译码驱动电路，74LS48和CD4511在逻辑功能和控制引脚上有什么区别

基本没什么区别。

㈨ . 利用最少的芯片组装数字钟BCD译码器电路(驱动共阴极数码管显示0-9)

利用最少的芯片组装数字中必须立马器电路。我认为你想要做这些的话，就是需要用多功能的数字钟电路设计与制作。首先数字电子钟一般有振荡器，译码器，显示器等几部分电路组成。

㈩ 译码显示电路如果使用共阴极数码管，应该使用什么译码器件。

138

电路:
http://www.hcic.gov.cn/jpkc/wjkzjs/files/%A1%B6%CE%A2%D0%CD%BC%C6%CB%E3%BB%FA%BF%D8%D6%C6%BC%BC%CA%F5%A1%B7%BD%CC%B0%B89.doc
这里有