组合逻辑实验电路

『壹』 电子实验 组合逻辑电路 路过大虾看一看 拜托了

1、一般不能，一般逻辑IC电源电压极限范围为4.5-5.5V即5V±10%，有的只有
4.75-5.25V即5V±5%，可查待测IC的数据手册确认。
2、芯片无法按正常逻辑工作。
3、通常逻辑箱的指示灯L是接在被测试电路的输出端，不能接在电路的输入端，
因为输入端电流能力一般很小。
逻辑开关K在输入端可控制输入的1、0变化，但接在电路的输出端则不可控
制，且将有可能造成输出短路烧毁芯片（例如输出为1，而K接到0则会输出短
路）

1、电压过低的话，则无法正常工作，若过高的话，则可能烧毁芯片。
2，若接反，则可能烧毁芯片，更无法工作。
3，与非门测试：
a、把两个输入端都置1，输出端应为0【低电平】；
b、把输入端一个置1，一个置0，输出端应为1【高电平】
符合以上两条则没坏、只要一条不符则坏。

1、不知所说BS-206是什么，猜测是数码管吧，数码管内部其实是一个个发光二极管，其压降一般为2V左右(1.8V-2.5V，具体看数据手册VF-IF曲线图)，如果不串限流电阻，5V输出电压直接加在发光二极管两端，则有可能烧毁发光二极管。
2、译码是芯片固定的功能，输入信号就决定了显示什么，只要接好线就没问题，而计数则要考虑逻辑。
3、若是共阴极的数码管，则将共阴极接电源地，7段输入（a、b、c、d、e、f、g)都接到一起，再串个51Ω、1/4W的电阻（电阻计算：电阻电流：按每段8mA，7段共56mA，电阻上压降：5V-2V=3V，3V/56mA=53.6Ω，取51Ω，功率：3V×3V/51Ω=0.18W，取1/4W即可），经过电阻接到电源+5V,此时数码管应显示“8”；
若是共阳极的数码管，则将共阳极接电源+5V,7段输入（a、b、c、d、e、f、g)都接到一起，再串个51Ω、1/4W的电阻，经过电阻接到电源地,此时数码管应显示“8”。
如数码管有不亮的段则坏。

『贰』 什么是组合逻辑电路

组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入，与内电路原来的状容态无关。

数字电路根据逻辑功能的不同特点，可以分成两大类，一类叫组合逻辑电路（简称组合电路），另一类叫做时序逻辑电路（简称时序电路）。

时序逻辑电路在逻辑功能上的特点是任意时刻的输出不仅取决于当时的输入信号，而且还取决于电路原来的状态，或者说，还与以前的输入有关。

(2)组合逻辑实验电路扩展阅读

在asic设计和pld设计中组合逻辑电路设计的最简化是很重要的，在设计时常要求用最少的逻辑门或导线实现。在asic设计和pld设计中需要处理大量的约束项，值为1或0的项却是有限的，提出组合逻辑电路设计的一种新方法。

与逻辑表示只有在决定事物结果的全部条件具备时，结果才发生。输出变量为1的某个组合的所有因子的与表示输出变量为1的这个组合出现、所有输出变量为0的组合均不出现，因而可以表示输出变量为1的这个组合。

组合逻辑电路的分析分以下几个步骤：

1、有给定的逻辑电路图，写出输出端的逻辑表达式；

2、列出真值表；

3、通过真值表概括出逻辑功能，看原电路是不是最理想，若不是，则对其进行改进。

『叁』 组合逻辑电路设计实验题

DATA SEGMENT
PC DB ?
MESS DB 'ENTER ANY KEY CAN EXIT TO DOS!',0DH,0AH,'$'
DATA ENDS
STACK SEGMENT STACK
STA DW 200 DUP(?)
TOP EQU LENGTH STA
STACK ENDS
CODE SEGMENT
ASSUME CS:CODE,DS:DATA,ES:DATA,SS:STACK
START:
MOV AX,DATA
MOV DS,AX
MOV ES,AX
MOV AH,09H
MOV DX,OFFSET MESS
INT 21H
MOV DX,28BH
MOV AL,10000001B
OUT DX,AL
MOV DX,28AH
IN AL,DX
MOV PC,AL
MOV DX,28BH
MOV AL,10000000B
OUT DX,AL
MOV DX,28AH
MOV AL,PC
MOV DX,28AH
MOV AL,00000000B
OUT DX,AL
LLL: MOV DX,28AH
MOV AL,00100100B ;1绿2红
OUT DX,AL
CALL DONE2
CALL DONE2
MOV DX,28AH
MOV AL,01000100B ; ；1黄2红
OUT DX,AL
CALL DONE2
MOV DX,28AH
MOV AL,10000001B ;1红2绿
OUT DX,AL
CALL DONE2
CALL DONE2
MOV DX,28AH
MOV AL,10000010B ;1红2黄
OUT DX,AL
CALL DONE 2
MOV AH,06H
MOV DL,0FFH
INT 21H
JNZ PPP
JMP LLL
PPP: MOV AX,4C00H
INT 21H
DONE1 PROC NEAR
PUSH CX
MOV CX,0FFFFH
CC: LOOP CC
POP CX
RET
DONE1 ENDP
DONE2 PROC NEAR
PUSH AX
PUSH CX
MOV CX,0FFFH
UU: CALL DONE1
LOOP UU
POP CX
POP AX
RET
DONE10 ENDP
CODE ENDS
END START
流程图

按上面所述过程得出流程图

开始

设置8255A口输出C口输出

南北路口红灯亮，东西路口绿灯亮

长延时

南北路口红灯亮，东西路口黄灯亮

南北路口绿灯亮，东西路口红灯亮

长延时

南北路口黄灯亮，东西路口红灯亮

是否
有键按下

返回DOS
参照以上！

『肆』 实验一：组合逻辑电路设计与测试

组合逻辑电路设计与测试要原创吗，我可为您操作.

『伍』 组合逻辑电路设计

二位二进制数全加器逻辑函数如下

『陆』 简单组合逻辑电路的设计实验报告

1、设计用来与非门及用源异或门、与门组成的半加器电路。要求按本文所述的设计步骤进行，直到测试电路逻辑功能符合设计要求为止。

2、设计一个一位全加器，要求用异或门、与门、或门组成。

3、设计一位全加器，要求用与或非门实现。

4、设计一个对两个两位无符号的二进制数进行比较的电路；根据第一个数是否大于、等于、小于第二个数，使相应的三个输出端中的一个输出为“1”，要求用与门、与非门及或非门实现。

时序逻辑电路在逻辑功能上的特点是任意时刻的输出不仅取决于当时的输入信号，而且还取决于电路原来的状态，或者说，还与以前的输入有关。

(6)组合逻辑实验电路扩展阅读

在asic设计和pld设计中组合逻辑电路设计的最简化是很重要的，在设计时常要求用最少的逻辑门或导线实现。在asic设计和pld设计中需要处理大量的约束项，值为1或0的项却是有限的，提出组合逻辑电路设计的一种新方法。

与逻辑表示只有在决定事物结果的全部条件具备时，结果才发生。输出变量为1的某个组合的所有因子的与表示输出变量为1的这个组合出现、所有输出变量为0的组合均不出现，因而可以表示输出变量为1的这个组合。