奇偶校验器电路

1. 怎样用74LS139实现奇偶校验电路（三输入两输出）

74LS139片内就是双2线-线译码器，正好组成三输入两输出的奇偶校验电路内。

在数据选择器中，通常用地容址输入信号完成挑选数据的任务。如一个4选1的数据选择器，应有2个地址输入端。共有2z=4种不同的组合，每一种组合可选择对应的一路输入数据输出。同理对一个8选1的数据选择器，应有3个地址输入端。

(1)奇偶校验器电路扩展阅读：

为了能检测和纠正内存软错误，首先出现的是内存“奇偶校验”。内存中最小的单位是比特，也称为“位”，位只有两种状态分别以1和0来标示，每8个连续的比特叫做一个字节（byte）。不带奇偶校验的内存每个字节只有8位，如果其某一位存储了错误的值，就会导致其存储的相应数据发生变化，进而导致应用程序发生错误。而奇偶校验就是在每一字节（8位）之外又增加了一位作为错误检测位。

2. 用全加器组成八位二进制代码奇偶校验器，电路应如何连接

上图是一个8位二进制奇校验电路，由4个全加器组成，每个全加器有3个输专入属，那么3个全加器有9个输入，只用其中8个输入端，将多余的一个接地（逻辑0），3个全加器的输出端再接到第4个全家器的输入端，就构成了奇校验器。

如果要构成偶校验器的话，就把多余的一个全加器的输入端（上图中是第3个全加器的c_in端）接高电平（逻辑1）就行了。

3. 奇偶校验电路的设计

要是你还需要，就看下网络hi里的提示

4. vhdl 8位奇偶校验电路

8位数抄据a并行输入，输出校验位y。下面程序的temp设为‘0’时若输出为‘0’则为偶，其它同理反之。

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;

ENTITY parity_check IS
PORT (a:IN STD_LOGIC_VECTOR (7 DOWNTO 0);
y:OUT STD_LOGIC);
END parity_check;

ARCHITECTURE arch OF parity_check IS
BEGIN
PROCESS(a)
VARIABLE temp:STD_LOGIC;
BEGIN
temp:='0'; --偶校验初始值设为0，奇校验初始值设为1
FOR i IN 0 TO 7 LOOP
temp:=temp XOR a(i);
END LOOP;
y<=temp;
END PROCESS;
END arch;

5. 如何用74LS151设计4位奇偶校验电路

如果传输数据是3位的话，假设你需要奇校验

那么把数据位连到151片子的ABC端口，回而D0~D7分别连到Vcc或GND，具体答的电位高低为：

D0-----H

D1-----L

D2-----L

D3-----H

D4-----L

D5-----H

D6-----H

D7-----L

最后的输出为YABC，对应为增加奇校验的数据

6. 如何用74LS00和74LS151设计一个四位奇偶校验器电路

7. 如何用74LS139实现奇偶校验电路电路

滚

8. 如何设计奇偶分析电路,比如4位奇偶校验电路

异或门并联。回答
http://wenku..com/view/9b4420f5f61fb7360b4c6586.html

9. 请问数电的奇偶校验器奇偶发生器输出的e和o分别是什么有什么作用

奇偶校验电路是一种校验代码传输正确性的电路。

奇校验电路，当输入有版奇数个1时，输权出为1；偶校验电路当输入有偶数个1时，输出为0。奇偶校验只能检查一位错误，且没有纠错的能力。

奇校验是通过增加一位校验位的逻辑取值，在源端将原数据代码中为1的位数形成奇数，然后在宿端使用该代码时，连同校验位一起检查为1的位数是否是奇数，做出进一步操作的决定。

奇偶校验器多设计成九位二进制数，以适应一个字节，一个ASCII代码的应用要求。

奇偶校验是一种冗余编码校验，在存储器中是按存储单元为单位进行的，是依靠硬件实现的，因而适时性强，但这种校验方法只能发现奇数个错，如果数据发生偶数位个错，由于不影响码子的奇偶性质，因而不能发现。

10. 什么是奇偶校验电路

奇偶校验电路是一种校验代码传输正确性的电路。
奇校验电路，当输回入有奇数个1时，输出答为1；偶校验电路当输入有偶数个1时，输出为0。奇偶校验只能检查一位错误，且没有纠错的能力。
奇校验是通过增加一位校验位的逻辑取值，在源端将原数据代码中为1的位数形成奇数，然后在宿端使用该代码时，连同校验位一起检查为1的位数是否是奇数，做出进一步操作的决定。
奇偶校验器多设计成九位二进制数，以适应一个字节，一个ASCII代码的应用要求。
奇偶校验是一种冗余编码校验，在存储器中是按存储单元为单位进行的，是依靠硬件实现的，因而适时性强，但这种校验方法只能发现奇数个错，如果数据发生偶数位个错，由于不影响码子的奇偶性质，因而不能发现。
对于位数较少，电路较简单的应用，可以采用奇偶校验的方法提高系统的可靠性。