锁相电路

『壹』 cd4046锁相电路。想用CD4046对500到2000HZ的正弦信号进行锁相，外围电路怎么设计

你说的电路，抄是锁相环最基本的应袭用。

根据你的需要，电路如下：

看到这个电路，你可能觉得有点熟悉，对不对？

实际上，该电路来自网络的100倍频电路。只是去掉了100分频电路，用短路线替代。

这就是锁相环的额特点，将反馈信号N分频，输出就是N倍频。不分频，就是直接的锁相电路。

『贰』 锁相环的电路分析

相环路是一种反馈电路，锁相环的英文全称是Phase-Locked Loop,简称PLL。其作用是使得电路上的时钟和某一外部时钟的相位同步。因锁相环可以实现输出信号频率对

『叁』 CD4046锁相电路，对2000HZ的正弦信号进行锁相，外围电路是怎么样的

如果两个锁相环参数完全相同，而且两个环都达到锁定状态，那么两个环的频率高低可以通过VCO的输入电压来判断。
频率一样，相位不能判断。

『肆』 锁相环路电路的作用是什么

锁相中的低通滤波器实际是一个环路滤波器，由线性元件电阻、电容或运算放大器组成。内
作用是低频信号通过容，滤除误差电压的高频分量，取出平均电压去控制VCO。
可以改善控制电压的频谱纯度，提高系统稳定度，同时它调整了锁相环路的参数，输出信号的稳定性、频谱纯度、锁定时间等。。。

『伍』 如何设计并调试锁相环电路

如果不在特定条件下进行仿真，则估计一个
pll
电路的规格
将会是十分困难的。因此，进行
pll
设计的第一步应当是仿
真。我们建议工程师使用
adisimpll
软件运行基于系统要求
的仿真，包括参考频率、步进频率、相位噪声（抖动）和频率
杂散限制。

『陆』 proteus中用74hc4046和4040做锁相倍频电路，为什么4输出端总是输出1Khz的方波不变

因为4046一类仿真模块的使用有其特殊性。
实际4046压控振荡器的中心频率是由版R1、R2、C1和电源电压确定的权。
而Proteus仿真却同这些因素完全无关，仅仅通过在其仿真模块的属性里人为地简单设定即可。
1、Model Timing Voltage （电源电压），只有三档，5V、10V、15V。
2、Frequency Range （频率范围），等于或略高于所需倍频频率。
3、Frequency Offset （频率补偿），等于所需倍频频率。

『柒』 锁相环的原理

锁相环
一．基础理论
锁相环路(Phase Locked Loop)是一个闭环的相位控制系统，它的输出信号的相位能自动跟踪输入信号相位。系统框图如下：
ui(t) uo(t) θ1(t) θ2(t)

当 与 相等时，两矢量以相同的角速度旋转，相对位置，即夹角维持不变，通常数值又较小，这就是环路的锁定状态。
从输入信号加到锁相环路的输入端开始，一直到环路达到锁定的全过程，称为捕获过程。设系统最初进入同步状态 的时间为 。那么从 的起始状态到达进入同步状态的全部过程就称为锁相环路的捕获过程。捕获过程所需的时间 称为捕获时间。显然，捕获时间 的大小不但与环路的参数有关，而且与起始状态有关。
对一定的环路来说，是否能通过捕获而进入同步完全取决于起始频差 。若 超过某一范围，环路就不能捕获了。这个范围的大小是锁相环路的一个重要性能指标，称为环路的捕获带 。
捕获状态终了，环路的状态稳定在

(1-1)
这就是同步状态的定义。只要在整个变化过程中一直满足(1-1)式，那幺仍称环路处于同步状态。由上可知，在输入固定频率信号的条件之下，环路进入同步状态后，输出信号与输入信号之间频差等于零，相差等于常数，即

常数
这种状态就称为锁定状态。

锁相环路的组成
锁相环路为什幺能够进入相位跟踪，实现输出与输入信号的同步呢？因为它是一个相位的负反馈控制系统。这个负反馈控制系统是由鉴相器（PD）、环路滤波器（LF）和电压控制振荡器（VCO）三个基本部件组成的，基本构成如图：

实际应用中有各种形式的环路，但它们都是由这个基本环路演变而来的。下面逐个介绍基本部件在环路中的作用
鉴相器（PD） 是一个相位比较装置，用来检测输入信号相位与反馈信号相位之间的相位差。输出的误差信号是相差的函数，即鉴相特性可以是多种多样的，有正弦形特性、三角形特性、锯齿形特性等等。常用的正弦鉴相器可用模拟相乘器与低通滤波器的串接作为模型。
环路滤波器（LP） 具有低通特性，它可以起到图中低通滤波器的作用，更重要的是它对环路参数调整起差决定性的作用。
压控振荡器（VCO） 是一个电压—―频率变换装置，在环中作为被控振荡器，它的振荡频率应随输入控制电压 线性地变化。实际应用中的压控振荡器的控制特性只有有限的线性控制范围，超出这个范围之后控制灵敏度将会下降。
压控振荡器应是一个具有线性控制特性的调频振荡器，对它的基本要求是：频率稳定度好（包括长期稳定度与短期稳定度）；控制灵敏度 要高；控制特性的线性度要好；线性区域要宽等等。这些要求之间往往是矛盾的，设计中要折衷考虑。
压控振荡器电路的形式很多，常用的有 压控振荡器、晶体压控振荡器、负阻压控振荡器和 压控振荡器等几种。前两种振荡器的频率控制都是用变容管来实现的。由于变容二极管结电容与控制电压之间具有非线性的关系，所以压控振荡器的控制特性肯定也是非线性的。为了改善压控特性的线性性能，在电路上采取一些措施，如与线性电容串接或并接，以背对背或面对面方式连接等等。在有的应用场合，如频率合成器等，要求压控振荡器的开环噪声尽可能低，在这种情况下，设计电路时应注意提高有载品质因素和适当增加振荡器激励功率，降低激励级的内阻和振荡管的噪声系数。
二. 环路的性能
环路的基本性能
如上所述，环路有两种基本状态。
其一是捕获过程。评价捕获过程性能有两个主要指标。一个是环路的捕获带 ,即环路能通过捕获过程而进入同步状态所允许的最大固有频差 。若 ，环路就不能通过捕获进入同步状态。故

另一个指标是捕获时间 ，它是环路由起始时刻到进入同步状态的时刻之间的时间间隔，捕获时间 的大小除决定于环路参数之外，还与起始状态有关。一般情况下输入起始频差越大， 就越大，通常以起始频差等于 ，来计算最大捕获时间，并把它作为环路的性能指标之一。
环路的另一个基本工作状态是同步。环路锁定之后稳态频差.等于零。稳态相差通常总是存在的。它是一个固定值，反映了环路跟踪的精度，是一重要的指标。此外，已经锁定的锁相环路，若再改变其固有频差 ，稳态相差会随之改变。当固有频差 增大到某一值时，环路将不能维持锁定。这个锁相环路能够保持锁定状态所允许的最大固有频差称为环路的同步带，也是环路的一个重要参数。
上面提到的几项指标是对环路最基本的性能要求。锁相环路作为一个控制系统，要全面衡量它的性能尚有一系列的指标，诸如稳定性、响应速度、对干扰和噪声的过滤能力等等。

环路的跟踪性能
实际的锁相环路在锁定状态之下的稳态相差通常是比较小的。锁定之后，若输入信号的相位 发生变化,被控振荡器的输出相位 将进行跟踪，在此过程中环路相差 是变化的。假如在整个跟踪过程中，环路相差 始终比较小。这种可以将环路近似为线性系统来进行分析的跟踪过程称为线性跟踪。应该注意，线性跟踪是在环路的同步状态下进行的，这是锁相环路正常工作时最常见的情况，工程上有实用价值，应引起我们的重视。
当环路处于锁定状态时，输出频率与输入频率相同，两者之间只有一稳态相差。在此条件下，若输入信号发性相位或频率的变化（干扰或调制所引起的），通过环路自身的控制作用，环路输出信号，也即压控振荡器的振荡频率和相位，会跟踪输入信号的变化。如果是理想的跟踪，输出信号的频率和相位应时时与输入信号相同。其实不然，环路需有一个跟踪过程。首先，出现过程，有暂态相位误差，其次在到达稳定状态后，据输入信号形式的不同，有不同的相位误差。上述由于输入信号变化而引起的暂态相位误差和稳态相位误差的大小，是衡量环路线性跟踪性能好坏的重要标志。它们不仅与环路本身的参数有关，还与输入信号的变化形式有关。
根据分析可知，
对于同一种环路来说，输入信号变化越快，跟踪信能就越差。
同一信号加入不同的锁相环路，其稳态相差是不同的。
事实上，决定环路稳态跟踪相差的不是环路开环传递函数总极点的个数------“阶”，而是在原点处的极点个数------“型”。

环路噪声性能
锁相环路无论工作在哪种应用场合，都不可避免地受到噪声和干扰的作用。噪声和干扰的来源主要有两类：一类是与信号一起进入环路的输入噪声与谐波干扰。输入噪声包括信号源或信道产生的白高斯噪声、环路作载波提取用时信号调制形成的调制噪声，另一类是环路部件产生的内部噪声与谐波干扰，以及压控振荡器控制端感应的寄生干扰等，其中压控振荡器内部的噪声是主要的噪声源。
噪声与干扰的作用必然会增加环路捕获的困难，降低跟踪性能，是环路输出相位产生随机的抖动。若环路用作频率合成信号源与微波固态信号源，则输出频谱不纯，短期频率稳定度变差；若环路用作调制解调器，则输出信噪比下降，较强的干扰与噪声还会使环路发生跳周和失锁的概率加大，以致出现门限效应。

环路捕获性能
捕获概念 在开机、换频、和由开环到闭环，一开始环路总是失锁的，因此环路需经由失锁进入锁定的过程。通常把使环路进入锁定的过程称为捕获。
在我们应用的锁相环中，存在相位捕获和频率捕获两个捕获过程。
自捕获和辅助捕获 如果环路依靠自己的控制能力达到捕获锁定，称这种捕获过程为自捕获。若环路借助于辅助电路才能实现捕获锁定，则称这种捕获过程为辅助捕获。
在固定频率输入下，视固有频差 的大小，二阶环路有产生稳定的差拍状态和进入锁定两种可能性。保证环路必然进入锁定的最大固有频差值，称为捕获带。由于二阶环的捕获过程包含频率捕获和相位捕获两个过程，通常又把保证环路只有相位捕获一个过程的最大固有频差值，称为快捕带。频率捕获所需的时间，称为频率捕获时间（或频率牵引时间）。相位捕获所需要的时间称为快捕时间（或相位捕获时间）。通常频率捕获时间总是远大于相位捕获时间的，所以一般所说的捕获时间，就是指频率捕获时间，而不考虑相位捕获时间的影响。
依靠环路的自身捕获，捕获时间长，捕获带窄，另外还可能出现延滞、假锁等不能可靠捕获的现象。因此研究各种有效的辅助捕获方法，是十分必要的。
为改善环路捕获性能，总希望捕获带越宽越好，捕获时间越短越好。为了加大环路的捕获带，应提高环路的增益K或者增加滤波器的带宽。为缩短环路的捕获时间，除用与前者相同的措施以外，还可设法减小作用到环路上的起始频差。但是加大环路增益或滤波器带宽往往是与提高环路的跟踪性能和滤波性能的要求相矛盾的。一般在设计还路时，总是优先考虑环路的跟踪性能和滤波性能，而对捕获性能的要求，则采用一些辅助捕获的方法来得到满足。此外，为了有效地克服延滞与假锁，在环路中也往往要求加入辅助捕获装置。
主要介绍辅助频率捕获方法：
它的基本出发点是：（1）减小作用到环路上的起始频差使之快速落入快捕带内，达到快速锁定。属于这方面的有人工电调、辅助扫描、辅助鉴频和鉴频鉴相等几种方法；（2）使用两种不同的环路带宽和增益，捕获时使环路具有较大的带宽和增益，锁定以后是环路带宽或增益减小。这就是所谓的变带宽和变增益法。

三.电路实解
（一）．鉴相器
鉴相器是锁相环路的关键部件。在频率合成器中所采用的鉴相器主要有正弦波相位检波器与脉冲取样保持相位比较器两种。
1) 正弦波相位检波器这种鉴相器实际上是一个平衡混频器,它的原理图如下:
但是它是一种要求平衡度比较高的检波电路,平衡对称性很重要。它容易形成纹波输出,这对数字锁相环路特别有害,因为它将使锁相环路输出混有杂散信号所以数字式频率合成器常采用下面的脉冲抽样保持鉴相器。
2) 脉冲抽样保持相位比较器
下图为这种相位比较器的基本方框图:

它有以下两个优点:
(1) 输出纹波电压小。
(2) 相位比较可在360°范围内进行。
首先将参考标准频率 和VCO的频率 的电压都形成脉冲。频率为 的脉冲用来控制一个开关电路,使电容 产生周期性的充、放电，形成如下图（a）的锯齿形波电压：
电 (a) 处产生的锯齿波电压（频率= ）
压

t
电 （b）抽样脉冲（频率= ）
压 t
(c) 误差信号
电
压
t
由于 ，显然，抽样脉冲周期 与锯齿波电压的周期 是相等的。抽样脉冲的作用是控制抽样开关，使它在脉冲存在时接通，因而记忆电容 上所获得的电压即等于这一瞬间的锯齿波电压 。当抽样脉冲为零时，抽样开关断路， 上既保持原充电电压 ，如图（c）所示。如果VCO频率略有变化（亦即失步时），即相当于抽样脉冲在中心位置略有摆动，这就引起误差电压值 的变化，从而控制VCO的频率，使之恢复到准确的数值（即恢复同步）。 最大的变动范围可从 到 ，相当于抽样脉冲位置变动360°。实际上，锯齿波电压不是如图(a)的理想情况（ 的放电时间等于零），而是有一定的放电时间的，因而锁相范围小于360°。
（二）．电荷泵(Charge Pump)
如下图所示电荷泵(Charge Pump)示意图：
电荷泵的的作用主要是：给锁相环路提供理想恒定的电流源，保持良好的线性关系，使得频率范围易于控制。图中电容Cp的作用主要是降低杂讯干扰。增加R2主要是保证电荷泵的稳定性。
（三）．低通滤波器
下图是低通滤波器示意图：

图中C4这一阶的作用是进一步降低电荷泵的相位噪声。Cp是保证瞬时特性，使得环路更好得跟踪输入频率的变化。
对VCO的要求：具有高的频谱精度；电压频率具有线性传输特性；频率稳定；低功耗。
（四）．闭环传输函数的计算（ADI SIM PLL 软件）

环路滤波器参数的设置
ADI Sim PLL V3.0使应用工程师从繁杂的数学计算中解脱出来。我们只要输入设置环路滤波器的几个关键参数，ADI Sim PLL就可以自动计算出我们所需要的滤波器元器件的数值。这些参数包括，鉴相频率PFD，电荷泵电流Icp，环路带宽BW，相位裕度，VCO控制灵敏度Kv，滤波器的形式（有源还是无源，阶数）。计算出的结果往往不是我们在市面上能够买到的元器件数值，只要选择一个最接近元器件的就可以。
通常环路的带宽设置为鉴相频率的1/10或者1/20。
相位裕度设置为45度。
滤波器优先选择无源滤波器。
滤波器开环增益和闭环增益以及相位噪声图之间的关系。闭环增益的转折频率就是环路带宽。相位噪声图上，该点对应于相位噪声曲线的转折频率。如果设计的锁相环噪声太大，就会出现频谱分析仪上看到的转折频率大于所设定的环路带宽。
不同的厂家会提供不同的计算方法，下边是一个经验计算式。
三阶：F1(s)= ( 1+C2R2)/s(C2R2Cps+C2Cp)
四阶：F(s)= F1/(1+C4R4s)
设Kv为VCO的增益，Kp为鉴相器的增益，α,β均取经验值3-4。可由下式计算：
ωc=KvKp/N.(R2C2)/(C2+Cp) 又Cp<<C2,
R2=Nωc/KvCv, C2=α/R2ωc,Cp=1/βR2ωc.
（五）．下图为锁相环路的分频

（六）．LBW及噪声计算
LBW是锁相环的的开环带宽，一般来讲，它是进入鉴相器参考频率的十分之一。由上图可知，13MHz除频后为200KHz,GSM的LBW为20KHz,锁相时间小于577µs.

噪声计算如下图：
ΦNR ΦNθ ΦNV

ΦNr是参考信号的噪声，φNθ是鉴相器带来的噪声，φNv是VCO带来的噪声
φ=KvF(s)( φNr+φNθ)/ s(1+KvF(s)/Ns) + φNθ/(1+KvF(s)/Ns)
= G(z)(φNr+φNθ) + Gr(z)φNθ
G(z)是低通传输函数，Gr(z)是高通传输函数。

『捌』 什么是锁相电路

锁相电路：锁相快慢的一种技术规格，其原理为：当输入电压进入UPS后，UPS会将其输专出电源的频率控制与输属入电源频率一样，借此达到输入与输出频率相同且相位无时间差，但当输出频率与输入频率产生时间差的话，UPS则由电池供电或是不输出电源给负载使用。

『玖』 锁相环电路的工作原理

使用锁相环就来是想让压控振荡器源VCO输出的频率、相位和要求的频率、相位一致。
VCO的输出和标准信号同时输入锁相环芯片，如果频率、相位不一致，就会有输出，这个输出经过低通滤波后才送给VCO，使VCO频率和相位和标准信号一致。
锁相环就象一个闭环系统，如果在范围内就能保证无差。

这是我的理解。

『拾』 电路锁相环的是怎么工作的

使用锁相环就是想让压控振荡器vco输出的频率、相位和要求的频率、相位一版致。
vco的输权出和标准信号同时输入锁相环芯片，如果频率、相位不一致，就会有输出，这个输出经过低通滤波后才送给vco，使vco频率和相位和标准信号一致。
锁相环就象一个闭环系统，如果在范围内就能保证无差。
这是我的理解。