子电路模块

1. 为什么在multisim中,子电路建好后看不到链接端

摘要 亲，你好，很高兴回答你的问题，电路连接错误：三极管与偏置电路不相通。 元件参数错误：耦合电容容量应该足够大，呈现短路，保证信号畅通；供电线圈电感量应该足够大，呈现开路，保证信号不被分流。

2. multisim10.1怎么变成一个子电路模块

选中部分电路，单击右键，从弹出的菜单里选择

3. multisim中创建了一个子电路结构,怎样把它封装成模块呢

你把要组的模块全部选择了 然后再点击那个“用子电路取代的”按钮 就可以了

4. 怎么把multisim子电路相连

你要在模块电路中添加输入输出端，在主电路图中子电路模块才会有伸出的接口可接。输入输出端口在子模块电路菜单PLACE中的CONNECTORS里面找到，还可以放总线或者其他什么的。
LED显示的话，看你输出信号是高有效还是低有效啊，高有效就吧LED负极接地，低有效就吧LED高接地。multisim里面可是不用接电阻直接亮，实物的话最好是接个电阻，不然会烧掉。

5. protel中能不能将子电路图模块化

1.层次电路图的结构分析
对于一个大型的电路设计，可以称它为项目。大型项目不可能将所有的电路图画在一张图纸上，更不可能由一个人单独完成。通常将这种很庞大的设计项目划分为很多的功能模块，由不同的设计人员分别完成，然后通过层次电路图把整个设计综合到一起。这样可以大大提高设计速度，做到多层次模块化并行设计。
层次电路图的设计中，信号的传递主要靠放置电路方块图、方块进出点和电路输入输出点(统称页间连接符)来实现。这三者之间有着密切的联系，要做层次设计首先要理解这三者的关系。同时要区分开电路进出点与网络名称的关系。
图一:电路方块图、方块进出点、电路输入输入点与网络名称的关系


图中：1，为方块进出点
2，为电路输入输出点
3，为网络名称
上图为一张层次电路图结构说明，LAYER1代表最上层的总SCH模块图，LAYER2代表第二层SCH分页图，也就是LAYER1里面的电路方块图分页。
只要有电路方块图，则必定有与之相对应的电路图存在(且必须在同一个文件夹下)，并且电路方块图中必须有方块进出点，同时此电路方块图对应的电路图中必须有相同名称的输入输出点与之相对应(如图中左边两条蓝线所表示的A1、A2点)。
在电路方块图与其多代表的分页原理图中，同名的页间连接符(即方块图进出点和分页电路图中的输入输出点)被指定为相互连接的，而不管网络名称是否相同，如左边两条蓝线所表示。
注意此处与网络名称的区别!
在一张原理图中，具有相同网络名称的线路被认为是相互连接的(电路输入输出点有同样功能)，但范围仅限于这一张图纸中，如果一个项目里的两张图纸中出现相同的网络名称，则系统会报告有重复网络的错误(NET ALREADY EXIST)。而页间连接符则可以用于上下层图页之间的电气连接。所以不同的图页之间一定要用页间连接符来连接。不要出现图中“4”位置所表示的情况。
上图LAYER1中的A1点的网络名称虽然和LAYER2A中的A2点相同，但是由于是处于不同图页中，且没有页间连接符连接，所以它们之间没有联系。但是在实际设计时最好不要这样命名，以免出现混乱。应该按照右边的蓝色线条表示的方式命名。
二 层次原理图设计方法
层次原理图的设计方法有两种：
1.自上而下的设计方法：
顾名思义，自上而下设计就是说先绘制最上层的原理图，也就是总的模块连接结构图，然后在向下一级分别绘制各个模块的原理图。此方法适用于展开一个全新的设计，从上往下一级一级完成设计。
2.自下而上的设计方法：
自下而上的设计就是指先绘制各个模块的原理图，或者说有全部或部分的模块图已经绘制完成。然后在绘制上层总的模块连接结构图。
两种方法的结果相同，只是中间的操作过程有些差异。
1.自上而下的设计步骤：
1.新建一个SCH设计文件(总模块图)
2.放置电路方块图(PLACE-SHEET SYMBOL)-TAB-定义文件名(FILE NAME)
注意此处的"FILE NAME"项目非常重要，定义完成后不要随便改动，因为是它指定了方块图寻找下层分页图的路径，如果方块图的"FILE NEMA"和下层分页图的文件名不对应，那么生成网络的时候将会丢失整个分页模块。整个项目准备划分几个模块就放置几个方块图。
3.放置方块图进出点(PLACE-ADD SHEET ENTRY)
放置各个模块之间需要连接的网络连接点，可以是单线或总线。
4.放置外部元件并连接各部分网络。
5.※生成分页原理图(DESIGN-CREATE SHEET FROM SYMBOL)
点击想要生成的方块图，则系统自动根据方块图的"FILE NAME"生成文件名对应的原理图，且原理图中会自动产生与方块图名称相同的电路输入输出点。
6.完成分页原理图绘制。
7.当全部的分页都绘制完成后，便可以在总模块图中生成网络表，或UPDATE PCB。
2.自下而上的设计步骤：
1.首先建立所有的分页原理图并完成绘制工作。
2.放置分页图电路输入输出点(PLACE-ADD SHEET ENTRY)
3.新建一个SCH设计文件(总模块图)
4.※在总模块图中生成分页原理图的电路方块(DESIGN-CREATE SYMBOL FROM SHEET)
在弹出的对话框中依次选择绘制好的分页图，然后放置于模块图适当位置。
5.放置外部元件并连接各部分网络。
6.当外部网络绘制完成后，便可以在总模块图中生成网络表，或UPDATE PCB。

6. Multisim 选择元件的问题

如果是小型工程,建议元件全部放在一页纸中,纸的大小是可以改变的:
edit菜单->properties->workspace标签:里面有个sheetsize,把它改成大号的纸张就可以了,如e号纸.
对于比较大的工程,可以采用子电路(hierarchical
block)的方式对各电路模块进行管理,也就是把总体电路分块,每个block用一个文件保存.使用方法也很简单:在每个hierarchical
block的各输入输出端口上放置一个hb/sc
connector(place菜单->connectors->hb/sc
connector),然后在调用它的电路中选择place菜单->hierarchical
block
from
file即可实现电路的嵌套.

7. 如何在Multisim把不同页面的电路连在一起

单击右键placeschematic-->NewHierarchicalBlock，如下图，点击会出现你填写输入和输出引脚，就生成一个集合封版闭的电路，这样点击工程权窗口这个封闭的电路就会出现空白，你可以画电路，然后还返回到你建的那个地方，连接一下你留出的输入、输出到电路就ok了

8. ADS中怎么将一个子电路变成一个模块用到总电路中

画好第一部分后，在窗口左侧的SCHLibrary 选中该器件名称，然后点菜单栏 工具——新部件，就可看回到器件名称前多了答一个“+”号，点开“+”号，可见器件分成了两个部分：Part A、Part B；将Part
A中画好的部件复制到Part B中，修改引脚号即可。同样的方法增加组件C、D。