pfd电路

① 什么是PLL

PLL为一负回授系统,在回路中利用回授讯号,将输出端的讯号频率及相位,锁定在输入端参考讯号的频率及相位上。锁相回路是一个实现相位锁定的控制系统，在锁相回路频率合成中，锁相回路具有稳频的功能，随著通讯卫星及量测仪器技术之发展，锁相回频率合成器已广泛用作高频讯号源。PLL是由相位比较器、回路滤波器、压控振荡器、除频器所组成；主要的应用在无线通讯系统中，锁相回路应用於发射机和接收机中，以提供本地振荡讯号将基频讯号升频至射频讯号，使通讯系统能有更大的容量，或将天线端接收到的射频讯号至中频频段来进行讯号解调。

在CDMA电路中的作用

基于ADS的PLL电路仿真程序，它可以方便地进行相噪、杂散和稳定度分析，并可以方便地与EVM仿真程序联合使用。

具体请看这篇论文，我看不大懂，所以没有办法截取重要内容
http://www.52angell.com/htmldata/84/90/2005_10/article_19803_1.html

② 什么是时钟对准系统（集成电路设计）

一种基于锁相环的时钟系统设计
上网时间 : 2003年09月13日

打 印 版 推 荐 给 同 仁 发 送 查 询

本文介绍了一种基于CMOS工艺的高性能处理器时钟系统设计，设计频率为200MHz，VCO的相位噪声为-110dBC/Hz@100kHz。作者详细分析了锁相环路的结构及组成，并介绍了消除噪声的设计方法。VSPACE=12 HSPACE=12 ALT="图1：锁相环在时钟产生中应用。">

锁相环广泛应用于时钟系统设计中，其中包括相位同步以及时钟倍频等应用。通常，当芯片工作频率高于一定频率时，就需要消除由于芯片内时钟驱动所引起的片内时钟与片外时钟间的相位差，嵌入在芯片内部的PLL可以消除这种时钟延时。此外，很多芯片控制链逻辑需要占空比为50%的时钟，因此需要一个2倍于此的时钟源，集成在芯片内部的PLL可以将外部时钟合成为此时钟源。

系统集成PLL可以从内部触发，比从外部触发更快且更准确，能有效地避免一些与信号完整性相关的问题。系统集成PLL的另一个显著特点是通过调节位于锁相环反馈回路中的时钟树缓冲区中的参数，锁相环能够产生相对于参考输入时钟频率不同倍率的内核时钟，这种调节能确保芯片和外部接口电路之间快速同步和有效的数据传输。

在高性能处理器时钟系统设计中，通常需要锁相环产生片上时钟。本文以一种200MHz的时钟系统设计为实例介绍一种基于锁相环的时钟系统设计，其中输入参考频率是25MHz，相位噪声为-100dBc/Hz@100kHz,压控振荡器增益为380MHz/V,工作电压为5V。仿真和测试结果表明该设计能满足系统要求。

环路结构

以锁相环为基础的时钟产生结构如图1所示：外部25MHz的参考时钟信号或总线时钟(BusCLK)先进入到一个接收缓冲器，在进入鉴频鉴相器(PFD)之前要经过一个分频器，分频系数为M1，得到图1中φi，然后与从分频器M6来的内部反馈信号Фo在PFD中比较，得到误差信号Фe，它将作为电荷泵以及滤波网络的输入，用以控制压控振荡器(VCO)。VSPACE=12 HSPACE=12 ALT="图2：鉴相器结构。">

VCO的输出先经过M3分频，再通过缓冲以后产生系统的主时钟PClk。同时，主时钟在进入分频器M6之前先通过H树形时钟分布网络，最后返回鉴相器，这样就形成了整个反馈回路。从平衡的角度来看， PFD的两个输入必须在频率和相位上保持一致，因此所得到的芯片内核时钟和输入的总线时钟的比值fpclk/fbus必须与M6/M1相等。通过改变M6以及M1的值，可以得到输入时钟频率的整数倍或者分数倍值。由于芯片要求时钟不能出现漂移，所以输出时钟占空比以及系统的相位调整能力必须对环境以及工艺参数变化不敏感。VCO的输出也可以切换到分频器M5上，得到的输出可作为二级高速缓存(L2)的时钟。同理，fvco=M3×fpclk =M5×fL2CLK，二级缓存的输出频率也可以通过调整M3以及M1来得到理想的值。

环路构成分析

整个环路中包括鉴相器、滤波器、压控振荡器、分频器、共模抑制和锁定检测等模块，以下介绍主要模块的结构：

1. 鉴相器VSPACE=12 HSPACE=12 ALT="图3：压控振荡器结构。">

数字鉴频鉴相器产生的输出信号能够表达频率及相位相对超前或者滞后信息，然后送到电荷泵。复位信号到达以后，θi的每一个上升沿都触发“UP”信号，直到θo的一个上升沿到达，这样就结束UP的置位状态转入系统复位状态。同样，如果θo上升沿先于θi到达， “DOWN”被置位，直到θi的一个上升沿到达，继而转入复位状态。除非两个输入相位以及频率非常接近，即进入所谓的“鉴相死区”，一般脉冲的宽度正比于两个输入之间的相差大小。鉴相器结构如图2所示。

2. 压控振荡器

压控振荡器是锁相环中关键部件，在实际应用中有很多种结构，图3是一种常用的结构。其中D延迟单元是整个环路的关键部件，选择单元M负责选择不同的数据通道。

从图3中可以看出，整个压控振荡器是建立在一个带有内部延迟单元的环形振荡器基础上。与灌电流型以及电流调制型压控振荡器相比较，此类差分环形振荡器非常广泛地用在芯片时钟发生电路中，同时内嵌延时单元的压控振荡器有相对较低的VCO增益，所以非常适合于差分控制以及信号路径上电路的实现。实验表明，具有低增益内嵌延时单元的振荡器的“抖动”明显比高增益环小很多，因为在低增益结构中噪声很容易解耦。振荡器内嵌延迟环节的工作频率一般有一定限制，为确保环路单调性，一般上下限之比必须小于2:1，但也可以通过选择适当的分频器比例系数，或者在VCO的信号路径上增加编程能力来有效提高其工作频率范围。VSPACE=12 HSPACE=12 ALT="图4：VCO的噪声曲线。">

压控振荡器的频率范围取决于路径上最长、最短延时，如图3所示，外围虚线框表示最大频率fh的路由，它历经3个延时单元D以及一个选择单元M，内虚线框表示最小频率fl的路由,它的路径包括6个延时单元D以及一个选择单元M，不同单元的选择同时会影响压控振荡器的增益以及环路中心频率。频率范围可以用多路开关来选择不同延时路径来单独确定，从而非常灵活地调节VCO的频率范围，远超于由VCO增益所决定的频率范围。

图3中的延迟单元及选择单元可以建立在PMOS型源耦合差分放大器基础上，该类型放大器带有NMOS型负载，它同时能实现压控摆幅调整，主要通过调整电压及改变有效负载线来实现。电流源的高阻态增加了对源耦合部件的电源噪声抑制，同时，N阱也有效地隔离了P型衬底上的大量噪声，增加系统噪音抑制性能。

仿真结果

使用Cadence中的SpectreRF对所设计电路进行仿真，利用0.6μm，3V/5V，双多晶(Double Poly)、双铝(Double Metal)CMOS工艺参数。VCO是锁相环中关键模块，对VCO做PSS以及PNoise分析，可得到其相位噪声图形，如图4所示，在100kHz处相位噪声近似为－110dBc/Hz。图5是VCO的增益曲线，增益约为380MHz/V，有较好的线性度。

设计总结

由于锁相环中包含模拟电路，噪声干扰也是设计中需要克服的问题。大型数字电路翻转所产生的电源噪声影响锁相环中模拟电路的工作，输出的时钟周期将会因为电源噪声或者其它干扰源(例如MOS管的热噪声)的影响而改变，通常把它称为输出“抖动”。时钟抖动将直接影响到集成电路最高的运行频率，因为它将减少可用的时钟周期。随着可用时钟周期减少，在关键路径上的数字电路在一个周期内得不到足够长的时间来处理数据，直接导致所谓 “关键路径错误”。此外，有大功率芯片干扰或者数模混合电路共衬底时，电源噪声的影响更加明显。VSPACE=12 HSPACE=12 ALT="图5：VCO的增益曲线。">

频率为fm的噪声源在输出端引起的频率偏差Δfout以及相位偏差Δθout可以表示为:

Δθout=Δfout/fm

高频噪声和低频噪声因产生机理不同而体现出来的性能也相差很大,所以在不同的应用场合对其采取的抑制方式也不一样。低频噪声一般包括电源纹波、电阻和晶体管随机热噪声、晶体管随机闪变噪声等。高频噪声主要是来自数字电路的高速翻转以及芯片控制部件的快速切换，在芯片时钟设计中，该类型噪声占主导地位。高频噪声因为其频率比较高，所产生的相位偏移Δθout比较小，一般高频噪声用周期性的“抖动”来描述。

经典的锁相环路中包含有模拟电路，因此对噪声非常敏感，对于片上集成的锁相环路一般采用以下措施来消除噪声：

1. 用电源和地线包围整个锁相环。地线圈能够使锁相环周围的衬底电位保持稳定，恒定的衬底电位能够抑制噪声，而输入输出单元以及其它逻辑电路引入的噪声大部分是通过衬底耦合引入的。

2. 将锁相环路的电源线与芯片其它系统的电源线分离。因为经常在逻辑电路部分或者接口电路部分出现瞬间大电流，导致主电源的电位不断变化。电源电压不断变化将影响锁相环噪声抑制功能，所以在设计锁相环路的电源以及地时，应该考虑将主电源部分与锁相环电源部分分离，并且都用单独的引脚给出。

3. 把锁相环路的输入引脚放置在锁相环路旁边，以免其受到电源波动以及其它干扰的影响。

③ 无线电路发射接收频率问题

按照 接收频率=发射频率+中频频率(100KHZ)这个规则, 01H MDIV = 0 RRC = 0 IP = 67 F_PFD = F_XTAL/(RRC+1) = 12.8 MHz 02H FP = 53247 F_RF = (F_PFD*(IP+FP/2_16))/2 =433.9999

④ pfd是什么意思

pfd是鉴频鉴相器。

鉴频鉴相器是一种新型的鉴相电路。它利用输入信号的跳变沿触发工作，属边缘控制数字式鉴频鉴相器。它既能鉴相又能鉴频。由于它只是对两个输入信号的跳变沿进行比较，因此对输入信号的占空比无固定要求。其性能优越，在中、大规模数字式频率合成器中，获得较广泛的应用。

特点

1、做相位比较时，dclock和data的上升沿必须出现。

2、dclock的脉冲宽度和data的脉冲宽度无关紧要。

3、鉴频鉴相器不会锁定在输入数据的谐波上。

4、在环路锁定时，鉴频鉴相器的输出(Up和Down)都是逻辑低电平，消除了环路滤波器输出信号上的波动起伏。

5、这种鉴频鉴相器的噪声抑制能力较差。噪声会使data或dclock信号出现电压起伏，由于这种鉴频鉴相器的噪声抑制能力较差，较大的电压起伏会影响鉴频鉴相器的输出。

⑤ 求助帖啊，，关于倍频电路的5或6倍频的。。50财富。。。

给个建议，先用电感形成振荡，再耦合到下级，下级选频放大，选频的电感谐振在想要的整倍数区即可得到倍频频率。

⑥ 什么是PFD电路

在电子中PFD是指可编程分频器又叫鉴频鉴相器
鉴频鉴相器是一种数字鉴相器。两个输入信号是脉冲序列，其前沿（或后沿）分别代表各自的相位。比较这两个脉冲序列的频率和相位即可得到与相位差有关的输出 。这种鉴相器的鉴相特性为锯齿形。因它兼具鉴频作用，故称鉴频鉴相器。
PFD电路即鉴频鉴相器电路

⑦ 请问化工建设中PDP、PFD、UOP是什么意思

PDP
PDP
=Power Distribution Plan 配电[动力分配]计划

PDP
=Power Distribution Plan 配电[动力分配]计划;
Pressure Distribution Panel 压力分配控制板;
Program Development Plan 程序编制计划;
Programmed Data Processor 程序数据处理机
等离子显示屏，即PDP （Plasma Display Panel）。在台湾地区被称之为电浆显示屏。

PDP是一种利用气体放电的显示技术，具体工作原理与日光灯极其相似。PDP采用了等离子管作为发光元件，屏幕上的每一个等离子管对应一个像素，屏幕以玻璃作为基板，基板间隔一定距离，四周经气密性封接形成一个个放电空间，放电空间内充入氖、氙等混合惰性气体。

两块玻璃基板作为工作媒质其内侧面上涂有金属氧化物导电薄膜作激励电极。当向电极上加入电压，放电空间内的混合气体便发生等离子体放电现象，也称电浆效应。气体等离子体放电产生紫外线，紫外线激发涂有红绿蓝荧光粉的荧光屏，荧光屏发射出可见光，显现出图像。当每一颜色单元实现 256 级灰度后再进行混色，便实现彩色显示。

从工作原理上来看，PDP技术同其它显示方式相比存在明显的差别，在结构和组成方面领先一步。

PDP是一种自发光显示技术，不需要背景光源，因此没有视角和亮度均匀性问题。而三色荧光粉共用同一个等离子管的设计也使其避免了聚焦和汇聚问题，可以实现非常清晰的图像。

就技术角度而言，由于PDP中发光的等离子管在平面中均匀分布，这样显示图像的中心和边缘完全一致，不会出现扭曲现象，实现了真正意义上的纯平面并且没有任何图像失真。显示过程中没有电子束运动，不需要借助于电磁场，因此外界的电磁场也不会对其产生干扰，具有较好的环境适应性。

虽然于早几年前已诞生，不过一直未被用家广泛接受，主要原因是其定价高，而且动态画面质素未能超越普通电视机，故此这几年来等离子电视仍未能打入市场。不过仍有不少大厂采取积极态度，不但没有放弃等离子电视机的研制，更制造出第二代的等离子电视机，Panasonic松下电器便是其中一员，第二代等离子采用了另一种扫描方式，名为双重扫描（Dual Scanning Method），方法是将整个电视机画面分为上下两半，然后上半画面及下半画面同时进行扫描，此举的好处是可缩短扫描的时间，但增加了上下两半画面的扫描次数，使整个画面的光暗及颜色更平均及自然。MSSD（Multi-Split Subfield Drive System），可以有效地降低动态画面的讯噪，即使欣赏运动节目也可看到细致的画面。

拥有2-3 Pull Down及Gamma-10功能已是Plasma电视的指定动作，所以没有任何惊喜。反而值得一提的是，64步9倍放大功能及Screen Wiper技术；前者比以往16步的放大功能更顺畅，画面更清晰。而Screen Wiper则是针对残余影像新增的技术，因为以往用Plasma电视收看电视节目时，当画面右上角出现的台徽时间一长，画面便会留下残余影像。而此功能就如汽车的水拨，可让你自定时间，让刷子由左至右扫去画面，消除残余影像。

PFD Process Flow Diagram 工艺流程图

UOP
1.支持禁用用户操作
2.美国环球油品公司
3.环球油品公司
4.环球石油公司

uop
1.微指令

uop alkylation uop
1.氢氟酸烷基化法

UOP LLC
1.万国油品公司

uop method
1.羰基数化学分析法

⑧ 雪崩二极管的简介

PN结有单向导电性，正向电阻小，反向电阻很大。
当反向电压增大到一定数值时，反向电流突然增加。就是反向电击穿。它分雪崩击穿和齐纳击穿(隧道击穿)。
雪崩击穿是PN结反向电压增大到一数值时，载流子倍增就像雪崩一样，增加得多而快。
利用这个特性制作的二极管就是雪崩二极管
国内主要厂商有上海欧光OTRON品牌。
雪崩击穿是在电场作用下，载流子能量增大，不断与晶体原子相碰，使共价键中的电子激发形成自由电子-空穴对。新产生的载流子又通过碰撞产生自由电子-空穴对，这就是倍增效应。1生2，2生4，像雪崩一样增加载流子。
齐纳击穿完全不同，在高的反向电压下，PN结中存在强电场，它能够直接破坏共价键将束缚电子分离来形成电子-空穴对，形成大的反向电流。齐纳击穿需要的电场强度很大！只有在杂质浓度特别大的PN结才做得到。（杂质大电荷密度就大）
一般的二极管掺杂浓度没这么高，它们的电击穿都是雪崩击穿。齐纳击穿大多出现在特殊的二极管中，就是稳压二极管
它是在外加电压作用下可以产生高频振荡的晶体管。产生高频振荡的工作原理是：利用雪崩击穿对晶体注入载流子，因载流子渡越晶片需要一定的时间，所以其电流滞后于电压，出现延迟时间，若适当地控制渡越时间，那么，在电流和电压关系上就会出现负阻效应，从而产生高频振荡。它常被应用于微波领域的振荡电路中。
优质国内供应商有OTRON品牌。
其他详细介绍
每个模块包括一个光电探测器(快速光电二极管或雪崩光电二极管)和一个互阻抗放大器。同一封装中兼备放大器和光探测器，使其环境噪声更低，寄生电容更小。C30659 系列模块包括一个连接到低噪声互阻抗放大器的APD。有4种型号使用硅晶体 雪崩光电二极管和2 种型号铟镓砷雪崩光电二极管可选择。50 兆赫和200 兆赫的标准频带宽度可以适应大范围应用。另有两种C30659 型号的雪崩光电二极管配置热电制冷 (LLAM 系列)，帮助改善噪音或保持雪崩光电二极管在任何环境温度下恒温工作。C30659 型号可以根据特殊应用需要，选择一种定制频带宽度或适合特殊环境要求的定制产品。另有一种带尾纤封装14 插脚双列直插式插件，可以达到几乎100 %耦合效率。C30950EH是可以替代C30659 的低成本型产品。放大器用来抵消电压增益放大器的输入电容。C30919E 与C30950EH 使用相同设计结构，多了一个高压温度补偿电路以保持 模块在宽温度范围内的响应性常数。另两种HUV 模块可用于低频高增益应用，它涵盖 了从紫外线到接近红外线的广谱范围。
应用
· 激光测距仪· 共焦显微镜检查· 视频扫描成像仪· 高速分析仪器· 自由空间通信 · 紫外线传感· 分布式温度传感器
特点和优点 ：· 超低噪声· 高速· 高互阻抗增益
常用型号:C30659-900-R5BH，C30659-900-R8AH, C30659-1060-R8BH，C30659-1060-3AH ,C30659-1550-R08BH，C30659-1550-R2AH, C30919E, C30950EH,LLAM-1550-R2A, LLAM-1060-R8BH ,HUV-1100BGH,HUV-2000BH。SPcM-AQRH-10， SPcM-AQRH-11， SPcM-AQRH-12， PcM-AQRH-13， SPcM-AQRH-14， SPcM-AQRH-15，SPcM-AQRH-16， c30902SH， c911， c1311， c1911， c922 c1322 c1922 c943 c1343 c1943 c984， c1384， c1984， c993， c1393， c1993， c963， c1363， c1963， c973， c1373， c1973， SB0440CLG-011， sB0440CLQ-011， SB1440CLG-011， SB1440CLQ-011 ， SB2480CLG-011， SB2480CLQ-011， SB4480CL， RL0512P， RL1024P， RL2048P， HL2048P， HL4096P， RL1201， RL1202， RL1205 RL1210， RL1501， RL1502， RL1505， c30659-900-R5BH， c30659-900-R8AH， c30659-1060-R8BH， c30659-1060-3AH ，
c30659-1550-R08BH， c30659-1550-R2AH， c30919e， c30950eH， LLAM-1550-R2AH， LLAM-1060-R8BH， HUV-1100BGH， HUV-2000BH， VtA2164H-D-nc-00-0， VtA1616H-H-Sc-01-0 VtA1616H-L-Sc-02-0 VtA2516H-H-Sc-01-0 VtA2516H-L-Sc-02-0 VtA1216H-H-nc-00-0 VtA1216H-L-nc-00-0 VtA0832H-H-nc-00-0 c30817eH
c30872eH c30884e c30902BH c30902BFcH c30902BStH c30902eH c30902SH c30916eH c30921eH c30921SH
c30954eH c30955eH c30956eH c30902SH-tc c30902SH-Dtc c30954e-tc c30954e-Dtc c30955e-tc c30955e-Dtc c30956e-tc c30662eH c30662eceRH c30645eH c30645eceRH
c30644eH c30644eceRH c30927eH-01 c30927eH-02 c30927eH-03 c30985e c30954eH c30955eH c30956eH c30626FH c30703FH c30739eceRH c30737eH-230-80 c30737PH-230-80 c30737LH-230-80 c30737LH-230-81 c30737eH-500-80 c30737PH-500-80 c30737LH-500-80 c30737LH-500-81 c30737eH-230-90 c30737PH-230-90 c30737PH-230-90 c30737PH-230-92 c30737eH-500-90 c30737PH-500-90 c30737LH-500-90 c30737LH-500-92 c30724eH c30724PH c30616eceRH c30617BH c30617BFcH c30617BScH c30617BStH c30617eceRH c30618BFcH c30618GH c30618eceRH c30637eceRH c30641eH-tc c30641eH-Dtc c30641GH c30642GH c30665GH c30723GH c30619GH c30741PH-15 c30741PFH-1
c30807eH c30808eH c30822eH c30809eH c30810eH c30971eH FFD-100H FFD-200H FnD-100QH UV-040BQH UV-100BQH UV-215BGH/ UV-215BQH UV-245BGH UV-245BQH YAG 100AH YAG-200H YAG-444AH SR10BP SR10BP-B SR10De SR10De-B PFD10 cR50De
c30845eH YAG-444-4AH Dtc-140H VtP7840H VtP413H VtP100H VtP1188SH VtP1220FBH VtP9812FH Vtt9812FH SR10SPD470-0.9 SR10SPD525-0.9 VtP100H VtP100cH VtP1012H VtP1112H VtP1188SH VtP1220FBH VtP1232H VtP1232FH VtP1332H VtP1332FH VtP3310LAH VtP3410LAH VtP413H VtP4085H VtP4085SH VtP5050H VtP6060H
VtP7110H VtP7210H VtP7840H VtP8350H VtP8440H VtP8551H VtP8651H VtP8740_tRH
VtP8840_tRH VtP9412H VtP9812FH SR10SPD880-0.9 VtD31AAH VtD34H VtD34FH VtD34SMH VtD34FSMH VtD205H VtD205KH VtD206H VtD206KH VtH2090H
VtB100AH VtB1012H VtB1012BH VtB1013H VtB1013BH VtB1112H VtB1112BH VtB1113H
VtB1113BH VtB4051H VtB5051H VtB5051BH VtB5051JH VtB5051UVH VtB5051UVJH VtB6061H VtB6061BH VtB6060cieH VtB6061JH VtB6061UVH Vtt1223WH Vtt1225H Vtt1226H Vtt1227H Vtt3122eH Vtt3123eH Vtt3323LAH Vtt3324LAH Vtt3325LAH Vtt3423LAH Vtt3424LAH等

⑨ UPS的输出功率因数(PF)与其负载有何关联为什么通常UPS只做到0.6-0.7呢

后备式的才是0.6-0.7
在线式的一般都可达到0.8。

作为现代通信系统及计算机网络主要的供电设备，UPS的输出电气指标共有十余项，对输出功率因数(PF)一项指标进行较详细的讨论，并介绍此项指标的测试方法。

UPS的输出功率因数是多数用户较为关注的技术指标之一，因为UPS输出功率因数的高、低将直接影响对各种负载(如感性、容性及整流非线性负载)的驱动能力。交流供电设备的输出容量是以伏安(VA)为单位来表示的，即供电设备的输出交流电压的有效值与电流有效值的乘积，也就是我们所说的视在功率PS。

UPS的输出容量是以视在功率VA来表示的，所有的UPS在标明输出容量的同时还标明了输出功率因数。目前国内市场上销售的进口或国产UPS的输出功率因数一般在0。6～0。8之间。对于UPS输出功率因数，在一些用户和UPS销售商中存在一些不全面的理解或不恰当的评价。一些UPS用户或销售人员认为输出容量PS与功率因数PF的乘积就是UPS的实际输出功率或称输出有功功率P，即P＝PS×PF。这样理解和解释输出功率因数虽然没有错误，但还很不全面，忽视了UPS输出能力的另一方面即无功功率PQ的输出能力。现代计算机网络系统及自动化控制系统中的大部分交流用电负载为非线性负载，其中以整流非线性负载居首位，在自动化控制系统中也常有具有铁芯的感性非线性负载，如变压器、交流电动机等。这些用电负载正常工作时不仅需要有功功率P，而且还须UPS在输出电压波形无明显失真状态下提供负载必须的无功功率PQ才能确保用电负载正常工作。UPS对负载所提供的无功功率PQ是由除基波电流以外的各次谐波电流提供的。

每个交流用电负载视其阻抗特性的不同，其功率因数的表达方式也不相同，功率因数有两种表达方式:相移功率因数cosφ和失真功率因数PFD。

相移功率因数一般产生在线性负载上，如容性或无铁芯电感负载等。由于负载上正弦电压与正弦电流的相位不同而产生了相移功率因数，相位角φ的余弦值即为相移功率因数，如图1所示。从图中可看出电压u与电流I虽然有相位差，但两者都是正弦波，电流波形中没有由于负载所引起的附加谐波电流。

图1线性负载相移功率因素示意图

失真功率因数主要产生在二极管整流、可控硅整流和带有铁芯的感性非线性负载上。二极管整流及铁芯感性非线性负载上的相移功率因数一般都比较高，如交流异步电动机的相移功率因数一般在0。9左右，二极管整流非线性负载的相移功率因数一般可达0。98～0。99。但由于这两种负载工作时会产生较大的谐波电流，如图2所示。由于负载中有谐波电流而没有与之对应的谐波电压，所以谐波电流在输入电压的一个周期内的平均功率为零，谐波电流只是在UPS输出端与负载之间进行无功交换。尤其是二极管整流非线性负载产生的谐波电流与基波电流几乎相等。
失真功率因数的定义为：
PFD＝VI1／VIT＝I1／IT＝I1／√I12+I22+I32+I42+…… (1)
式中I1—基波电流的有效值；
IT—包含基波电流在内的总谐波电流有效值；

由式(1)可看出当不含基波电流I1在内的各次基波电流有效值为零时，失真功率因数PFD＝1。二极管整流非线性负载的失真功率因数PFD=0。6～0。7，由式(1)可以推算出除基波以外的各次谐波电流有效值之和是基波电流有效值的1。02～1。33倍。

当用电负载的电压与电流既有相位差φ又有谐波电流时的功率因数称为总功率因数PFT。总功率因数PFT与相移功率因数cosφ和失真功率因数PFD之间的关系为：
PFT=cosφ×PFD (2)

公式(2)适用于各种类型的负载。UPS所标明的输出功率因数即为总功率因数PFT，也有用cosφ来表示UPS的总功率因数，这只能说是对cosφ功率因数的一种广义理解。UPS即然是重要的交流供电设备就应该满足不同阻抗特性或针对某种阻抗特性负载的要求。即在提供有功功率的同时还必须提供负载所需要的无功功率。所以UPS的输出功率因数不仅是用来表明输出有功功率的指标，同时还是表示UPS输出无功功率的指标。经大量的测试发现，确有一些小容量(3kVA～5kVA)的UPS在用阻性负载测试时，其输出有功功率和输出电压波形失真度均符合标准要求。但改用与其输出功率因数相符合的二极管整流非线性负载测试时，UPS不但显示过载告警而且输出电压波形失真度明显增加，同时UPS产生电磁振荡及嚣叫声。这种现象说明UPS不足以提供负载所需的谐波电流，导致UPS与负载都不能正常工作

由此可见，在考核UPS输出能力时不能只用阻性负载测试UPS的输出有功功率，还需用与UPS输出功率因数相适应的二极管整流非线性负载、带有铁芯的感性负载和电容性负载分别进行输出功率因数的测试。只有这样才能全面考核UPS对各种阻抗特性的负载的驱动能力。

关于如何评价UPS的输出功率因数这项指标，主要还是根据UPS所带负载的阻抗特性来评价，不能一概而论。一般中小容量(约20kVA以下)UPS的负载大多数是PC机、小局域网及服务器或小型计算机，这些负载的输入电路一般都是二极管整流非线性负载，相移功率因数cosφ可高达0。98～0。99，但失真功率因数PFD较低，一般只有0。65左右，所以这类负载的总功率因数为0。6～0。7。选择UPS时在保证输出容量满足负载要求的前提下，输出功率因数为0。6～0。7都是较为适合的。对大型UPS来说负载情况比较复杂，其三相输出的负载阻抗特性分布也不尽相同，所以要根据负载的具体情况来选择UPS的输出功率因数。现在也有输出适应能力很强的UPS，其输出功率因数范围可做到0～1。也就是说此种UPS的输出可由100％无功功率到100％有功功率。但这种UPS的造价和售价都是较昂贵的。

UPS输出功率因数的测试是比较复杂的，所以只有一些规模较大的专业生产厂家才有可能进行这项指标的全面测试。如果UPS的输出功率因数指标后面没有表明“超前”或“滞后”就意味着此台UPS对感性或容性负载都适用。输出功率因数后面标明“超前”者适用于容性负载，反之适用于感性负载。UPS的大多数负载是感性或二极管整流非线性负载，下面简单介绍这两种负载条件下的输出功率因数测试方法。

带有铁芯的感性负载测试电路如图3所示，图中L为带有铁芯的电感线圈，R为电感线圈电阻与串联负载电阻之和。负载电路中电流与电压的相位角φ由电阻R与电感L决定，即φ=arctgωL／R。调节电阻R或电感L值可改变相位角φ使cosφ与UPS的输出功率因数相等。负载阻抗Z=√R2+(ωL)2，负载中的电流I=U／Z，负载上的视在功率PS=U×I=U2／Z。待负载容量及功率因数满足测试条件时，用电力谐波分析仪观察UPS的输出电压、频率及电压波形失真度是否达到标准要求。测试电路中电阻R的允许耗散功率WR应满足WR＞U／Z×R，电感线圈导线截面积可按5A／mm2参考计算。

二极管整流非线性负载的测试电路如图4所示。图中电阻RS是模拟电源线的压降，同时也可通过调节RS、电容C及负载电阻RL的值使非线性负载的功率因数在小范围内变化。当RL与C的时间常数为0。15s、RS上的功率是视在功率的4％时，此非线性负载的功率因数为0。7。当UPS输出容量及非线性负载的功率因数满足测试条件时，用电力谐波分析仪观察UPS的输出电压、频率及电压波形失真度是否达到标准要求。

对于通信行业所使用的UPS的主要容量负载为管整流非线性负载，所以对UPS输出能力测试时使用二极管整流非线性负载是较接近UPS实际使用状态的。

⑩ 丰田雷凌录音机电路

你的什么牌子车载录音机？汽车收录机的电源线的引接，如果新购买的录音机和原来的功率相当，可直接接在原来安装收录机的的电源上。如果原来没有收录机的，可先查出收录机的最大工作电流，如果没有相关参数，可按50瓦考虑。经计算，当收录机用电50瓦时，工作电流约为4安培，可选择4安保险；在电池的正极上串联一个4安培保险引接至中控台处，用一符合电池电压（一般为12伏特）的继电器（内有一对常开点）含管座安装在中控台底部合适的位置，将电池的正极（保险丝出口）接至继电器常开的动点，另一常开的定点接录音机正极，录音机的负极直接在电池负极上引接，外壳直接接地。继电器线圈的负极接电池引来的负极，正极接acc。这就使录音机有一完整的独立电源电路，在车辆启动后就能正常工作；为了减少录音机继电器启动时对其他电器的电磁干扰，可在继电器的常开接点上并联一个1000PFd的无极电容。