进制电路图

❶ 用两片74LS161设计152进制加法计数器 求电路图 不会连线 谢谢您！

用两片复74LS161设计152进制加法计数制器，这两片74LS161必须按二进制数计数才可以。先把十进制数152转换成二进制数，是1001 1000，这8位二进制数中有3位为1，就把这3位输出接到与非门74LS10，则输出一个清0信号，送到两片74LS161的复位端CR(或MR)即可。

❷ 二进制加法器电路工作原理,画电路图,文字说明执行过程

二进制加法器是数字电路的基本部件之一。二进制加法运算同逻辑加法运算的含义是不同的。前者是数的运算，而后者表示逻辑关系。二进制加法是“逢二进一”，即1+1=10，而逻辑加则为1+1=1。

❸ 用74ls161芯片实现56进制电路图

用74ls161芯片实现56进制计数，用两片74LS161级联，并计数到38H时复位。电路图和仿真图效果如下图。

❹ 图1-1是由芯片74ls290构成的任意进制时序电路，试判定该电路是什么改接方法

对的，这是JK触发器处于计数状态的输出，每个输入CP下降沿，输出Q翻转，两个CP周期，Q完成一次周期，所以其有降频（频率减半）作用。

❺ 求74LS161实现1000进制电路图，很急！

1）74LS161是16进制计数器，如果以16进制输出，那么计数器最大计数值为3E8；

2）如果以十进制输出，则每一位就是BCD码输出，那么计数器最大计数值为999；

你需要什么

给你个参考

满意采纳哈

❻ 如何根据电路图，分析是几进制的计算器

设始初 LD'=0，D1~D4传到Q1~Q4，Q1~Q4=1100，对应每个有效CP计数从1100→0010→1010..........→1101→0011，到Q3Q4=11时，LD'有效使版能再将D1D2传到Q1Q2从新计数。权

❼ 试分析图2所示电路,画出它的状态图,并说明它是几进制计数器

LD'=1010B=10D，LS161是同步置数，计数至10时CP前沿已经过去，要在下一个CP完成置数，所以电路输出状态是0~10，共11种状态，是11进制计数器。

计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能。

计数器是由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS触发器、T触发器、D触发器及JK触发器等。

(7)进制电路图扩展阅读：

计数器种类

1、如果按照计数器中的触发器是否同时翻转分类，可将计数器分为同步计数器和异步计数器两种。

2、如果按照计数过程中数字增减分类，又可将计数器分为加法计数器、减法计数器和可逆计数器，随时钟信号不断增加的为加法计数器，不断减少的为减法计数器，可增可减的叫做可逆计数器。

另外还有很多种分类不一一列举，但是最常用的是第一种分类，因为这种分类可以使人一目了然，知道这个计数器到底是什么触发方式，以便于设计者进行电路的设计。

此外，也经常按照计数器的计数进制把计数器分为二进制计数器、十进制计数器等等。

❽ 说明图中电路是多少进制的计数器，包含哪些有效状态

这个电路是六进制的计数器，当计数到0101(是五)时，与非门输出一个置数信号加到LD端，下一个脉冲到时，将0000送入计数器，实现回0，那么最大数是5，所以是六进制计数器。
有效状态有：0000,0001,0010,0011,0100,0101。
共6个，就是六进制。

❾ 求40进制的计数器电路设计图

为什么要做40进制计数器呢？这是比较困难的，因为，二进制计数器，八进制，16进制都是2的N次方，而数字元件都是以二进制为基础的。再看看能不能换成2的n次方。那样的话问题就简单了。

❿ 用74LS161设计8进制计数器。（要求有详细设计过程并画出电路图）

使用反馈预置法设计8进制计数器，8的二进制为1000，即Q2Q1Q0都为000，Q3为1，因此将Q3通过一回个非门接入置位端答，这样每次计数到7后被置为0，完成0-7的8进制计数。置数端D3D2D1D0设置为0。