cpu电路

❶ cpu有哪些电路组成

微处理器一般由下列部件组成：
算术逻辑单元（ALU，Arithmetic Logical Unit）；累加器和通用寄存器组；程序计数器（也叫指令指标器）；时序和控制逻辑部件；数据与地址锁存器／缓冲器；内部总线。

算术逻辑单元ALU主要完成算术运算（＋、－、×、÷、比较）和各种逻辑运算（与、或、非、异或、移位）等操作。ALU是组合电路，本身无寄存操作数的功能，因而必须有保存操作数的两个寄存器：暂存器TMP和累加器AC（），累加器既向ALU提供操作数，又接收ALU的运算结果。

寄存器阵列实际上相当于微处理器内部的RAM，它包括通用寄存器组和专用寄存器组两部分，通用寄存器（A，B，C，D）用来存放参加运算的数据、中间结果或地址。它们一般均可作为两个8位的寄存器来使用。处理器内部有了这些寄存器之后，就可避免频繁地访问存储器，可缩短指令长度和指令执行时间，提高机器的运行速度，也给编程带来方便。专用寄存器包括程序计数器PC（）、堆栈指示器SP（）和标志寄存器FR（），它们的作用是固定的，用来存放地址或地址基值。其中：
A）程序计数器PC用来存放下一条要执行的指令地址，因而它控制着程序的执行顺序。在顺序执行指令的条件下，每取出指令的一个字节，PC的内容自动加1。当程序发生转移时，就必须把新的指令地址（目标地址）装入PC，这通常由转移指令来实现。
B）堆栈指示器SP用来存放栈顶地址。堆栈是存储器中的一个特定区域。它按“后进先出”方式工作，当新的数据压入堆栈时，栈中原存信息不变，只改变栈顶位置，当数据从栈弹出时，弹出的是栈顶位置的数据，弹出后自动调正栈顶位置。也就是说，数据在进行压栈、出栈操作时，总是在栈顶进行。堆栈一旦初始化（即确定了栈底在内存中的位置）后，SP的内容（即栈顶位置）使由CPU自动管理。
C）标志寄存器也称程序状态字（PSW）寄存器，用来存放算术、逻辑运算指令执行后的结果特征，如结果为0时，产生进位或溢出标志等。

定时与控制逻辑是微处理器的核心控制部件，负责对整个计算机进行控制、包括从存储器中取指令，分析指令（即指令译码）确定指令操作和操作数地址，取操作数，执行指令规定的操作，送运算结果到存储器或I／O端口等。它还向微机的其它各部件发出相应的控制信号，使CPU内、外各部件间协调工作。

内部总线用来连接微处理器的各功能部件并传送微处理器内部的数据和控制信号。
必须指出，微处理器本身并不能单独构成一个独立的工作系统，也不能独立地执行程序，必须配上存储器、输入输出设备构成一个完整的微型计算机后才能独立工作。

2.存储器微型计算机的存储器用来存放当前正在使用的或经常使用的程序和数据。存储器按读、写方式分为随机存储器RAM（Random Access Memory）和只读存储器ROM（Read only Memory）。RAM也称为读／写存储器，工作过程中CPU可根据需要随时对其内容进行读或写操作。RAM是易失性存储器，即其内容在断电后会全部丢失，因而只能存放暂时性的程序和数据。ROM的内容只能读出不能写入，断电后其所存信息仍保留不变，是非易失性存储器。所以ROM常用来存放永久件的程序和数据。如初始导引程序、监控程序、操作系统中的基本输入、输出管理程序BIOS等。

3.输入／输出接口电路（I／O接口）
输入／输出接口电路是微型计算机的重要组成部件。他是微型计算机连接外部输入、输出设备及各种控制对象并与外界进行信息交换的逻辑控制电路。由于外设的结构、工作速度、信号形式和数据格式等各不相同，因此它们不能直接挂接到系统总线上，必须用输入／输出接口电路来做中间转换，才能实现与CPU间的信息交换。I／O接口也称I／O适配器，不同的外设必须配备不同的I／O适配器。I／O接口电路是微机应用系统必不可少的重要组成部分。任何一个微机应用系统的研制和设计，实际上主要是I／O接口的研制和设计。
4.总线（BUS）
总线是计算机系统中各部件之间传送信息的公共通道，是微型计算机的重要组成部件。它由若干条通信线和起驱动，隔离作用的各种三态门器件组成。微型计算机在结构形式上总是采用总线结构，即构成微机的各功能部件（微处理器、存储器、I／O接口电路等）之间通过总线相连接，这是微型计算机系统结构上的独特之处。采用总线结构之后，使系统中各功能部件间的相互关系转变为各部件面向总线的单一关系，一个部件（功能板／卡）只要符合总线标准，就可以连接到采用这种总线标准的系统中，从而使系统功能扩充或更新容易、结构简单、可靠性大大提高。在微型计算机中，根据他们所处位置和应用场合，总线可被分为以下四级。
（1）片内总线：它位于微处理器芯片内部，故称为芯片内部总线。用于微处理器内部ALU和各种寄存器等部件间的互连及信息传送（如图1.3中的内部总线就是片内总线）。由于受芯片面积及对外引脚数的限制，片内总线大多采用单总线结构，这有利于芯片集成度和成品率的提高，如果要求加快内部数据传送速度，也可采用双总线或三总线结构。
（2）片总线：片总线又称元件级（芯片级）总线或局部总线。微机主板、单扳机以及其它一些插件板、卡（如各种I／O接口板／卡），它们本身就是一个完整的子系统，板／卡上包含有CPU，RAM，ROM，I／O接口等各种芯片，这些芯片间也是通过总线来连接的，因为这有利于简化结构，减少连线，提高可靠性，方便信息的传送与控制。通常把各种板、卡上实现芯片间相互连接的总线称为片总线或元件级总线。
相对于一台完整的微型计算机来说，各种板／卡只是一个子系统，是一个局部，故又把片总线称为局部总线，而把用于连接微机各功能部件插卡的总线称为系统总线。
（3）内总线：内总线又称系统总线或板级总线。因为该总线是用来连接微机各功能部件而构成一个完整微机系统的，所以称之为系统总线。系统总线是微机系统中最重要的总线，人们平常所说的微机总线就是指系统总线，如PC总线、AT总线（ISA总线）、PCI总线等。系统总线是我们要讨论的重点内容之一。
系统总线上传送的信息包括数据信息、地址信息、控制信息，因此，系统总线包含有三种不同功能的总线，即数据总线DB（Data Bus）、地址总线AB（Address Bus）和控制总线CB（Control Bus）。
数据总线DB用于传送数据信息。数据总线是双向三态形式的总线，即他既可以把CPU的数据传送到存储器或I／O接口等其它部件，也可以将其它部件的数据传送到CPU。数据总线的位数是微型计算机的一个重要指标，通常与微处理的字长相一致。例如Intel 8086微处理器字长16位，其数据总线宽度也是16位。需要指出的是，数据的含义是广义的，它可以是真正的数据，也可以指令代码或状态信息，有时甚至是一个控制信息，因此，在实际工作中，数据总线上传送的并不一定仅仅是真正意义上的数据。
地址总线AB是专门用来传送地址的，由于地址只能从CPU传向外部存储器或I／O端口，所以地址总线总是单向三态的，这与数据总线不同。地址总线的位数决定了CPU可直接寻址的内存空间大小，比如8位微机的地址总线为16位，则其最大可寻址空间为216＝64KB，16位微型机的地址总线为20位，其可寻址空间为220＝1MB。一般来说，若地址总线为n位，则可寻址空间为2n字节。
控制总线CB用来传送控制信号和时序信号。控制信号中，有的是微处理器送往存储器和I／O接口电路的，如读／写信号，片选信号、中断响应信号等；也有是其它部件反馈给CPU的，比如：中断申请信号、复位信号、总线请求信号、限备就绪信号等。因此，控制总线的传送方向由具体控制信号而定，一般是双向的，控制总线的位数要根据系统的实际控制需要而定。实际上控制总线的具体情况主要取决于CPU。
（4）外总线：也称通信总线。用于两个系统之间的连接与通信，如两台微机系统之间、微机系统与其他电子仪器或电子设备之间的通信。常用的通信总线有IEEE-488总线，VXI总线和RS-232串行总线等。外总线不是微机系统本身固有的，只有微型机应用系统中才有。
根据微处理器的应用领域，微处理器大致可以分为三类：通用高性能微处理器、嵌入式微处理器和数字信号处理器、微控制器。一般而言，通用处理器追求高性能，它们用于运行通用软件，配备完备、复杂的操作系统；嵌入式微处理器强调处理特定应用问题的高性能，主要用于运行面向特定领域的专用程序，配备轻量级操作系统，主要用于蜂窝电话、CD播放机等消费类家电；微控制器价位相对较低，在微处理器市场上需求量最大，主要用于汽车、空调、自动机械等领域的自控设备。

❷ CPU电路图怎么设计出来的

CPU设计的流程：

随着工艺的发展，半导体芯片的集成化程度越来越高，设计的系统越来越复杂，规模越来越大，性能的需求越来越高，功耗也越来越大，给芯片设计工程师和EDA厂商带来了新的挑战。芯片的设计方法也随着发生了改变，经历了从早期的手工设计阶段、计算机辅助设计阶段，计算机辅助工程阶段，电子自动化设计阶段，发展到系统芯片阶段。

1、设计定义和可综合的RTL代码。设计定义描述芯片的总体结构、规格参数、模块划分、使用的接口等。然后设计者根据硬件设计所划分出的功能模块，进行模块设计或者复用已有的IP核，通常使用硬件描述语言在寄存器传输级描述电路的行为，采用Verilog/VHDL描述各个逻辑单元的连接关系，以及输入/输出端口和逻辑单元之间的连接关系。门级网表使用逻辑单元对电路进行描述，采用例化的方法组成电路，以及定义电路的层次结构。前仿真，也称为RTL级仿真或功能仿真。通过HDL仿真器验证电路逻辑功能是否有效，在前仿真时，通常与具体的电路实现无关，没有时序信息。

2、逻辑综合。建立设计和综合环境，将RTL源代码输入到综合工具，例如Design Compiler，给设计加上约束，然后对设计进行逻辑综合，得到满足设计要求的门级网表。门级网表可以以ddc的格式存放。电路的逻辑综合一般由三步组成：转化、逻辑优化和映射。首先将RTL源代码转化为通用的布尔等式（GTECH格式）；逻辑优化的过程尝试完成库单元的组合，使组合成的电路能最好的满足设计的功能、时序和面积的要求；最后使用目标工艺库的逻辑单元映射成门级网表，映射线路图的时候需要半导体厂商的工艺技术库来得到每个逻辑单元的延迟。综合后的结果包括了电路的时序和面积。

3、版图规划。在得到门级网表后，把结果输入到JupiterXT做设计的版图规划。版图规划包含宏单元的位置摆放、电源网络的综合和分析、可布通性分析、布局优化和时序分析等。

4、单元布局和优化。单元布局和优化主要定义每个标准单元（Cell）的摆放位置，并根据摆放的位置进行优化。EDA工具广泛支持物理综合，即将布局和优化与逻辑综合统一起来，引入真实的连线信息，减少时序收敛所需要的迭代次数。把设计的版图规划和门级网表输入到物理综合工具，例如Physical Compiler进行物理综合和优化。在PC中，可以对设计在时序、功耗、面积和可布线性进行优化，达到最佳的结果质量。

5、静态时序分析（STA）、形式验证（FV）和可测性电路插入（DFT）。

静态时序分析是一种穷尽分析方法，通过对提取的电路中所有路径的延迟信息的分析，计算出信号在时序路径上的延迟，找出违背时序约束的错误，如建立时间和保持时间是否满足要求。在后端设计的很多步骤完成后都要进行静态时序分析，如逻辑综合之后，布局优化之后，布线完成之后等。

形式验证是逻辑功能上的等效性检查，根据电路的结构判断两个设计在逻辑功能上是否相等，用于比较RTL代码之间、门级网表与RTL代码之间，以及门级网表之间在修改之前与修改之后功能的一致性。

可测性设计。通常，对于逻辑电路采用扫锚链的可测性结构，对于芯片的输入/输出端口采用边界扫描的可测性结构，增加电路内部节点的可控性和可观测性，一般在逻辑综合或物理综合之后进行扫锚电路的插入和优化。

6、后布局优化，时钟树综合和布线设计。在物理综合的基础上，可以采用Astro工具进一步进行后布局优化。在优化布局的基础上，进行时钟树的综合和布线。Astro在设计的每一个阶段，都同时考虑时序、信号、功耗的完整性和面积的优化、布线的拥塞等问题。其能把物理优化、参数提取、分析融入到布局布线的每一个阶段，解决了设计中由于超深亚微米效应产生的相互关联的复杂问题。

7、寄生参数的提取。提取版图上内部互连所产生的寄生电阻和电容值。这些信息通常会转换成标准延迟的格式被反标回设计，用于静态时序分析和后仿真。有了设计的版图，使用Sign-Off参数提取的工具，如Star-RCXT进行寄生参数的提取，其可以设计进行RC参数的提取，然后输入到时序和功耗分析工具进行时序和功耗的分析。

8、后仿真，以及时序和功耗分析。后仿真也叫门级仿真、时序仿真、带反标的仿真，需要利用局部布线后获得的精确延迟参数和网表进行仿真、验证网表的功能和时序是否正确。如Primetime-SI能进行时序分析，以及信号完整性分析，可以做串扰延迟分析、IR drop（电压降）的分析和静态时序分析。在分析的基础上，如发现设计中还有时钟违规的路径，Primetime-SI可以自动为后端工具如Astro产生修复文件。PrimePower具有门级功耗的分析能力，能验证整个IC设计中的平均峰值功耗，帮助工程师选择正确的封装，决定散热和确证设计的功耗。在设计通过时序和功耗分析之后，PrimeRail以Star-RCXT、HSPICE、Nanosim和PrimeTime的技术为基础，为设计进行门级和晶体管级静态和动态的电压降分析，以及电迁移的分析。

9、ECO（工程修改命令）修改。当在设计的最后阶段发现个别路径有时序问题或者逻辑错误时，有必要对设计的部分进行小范围的修改和重新布线。ECO修改只对版图的一小部分进行修改而不影响到芯片其余部分的布局布线，保留了其他部分的时序信息没有改变。

10、物理验证。物理验证是对版图的设计规则检查（DRC）及逻辑图网表和版图网表比较（LVS）。将版图输入Hercules，进行层次化的物理验证，以确保版图和线路图的一致性，其可以预防、及时发现和修正设计在设计中的问题。其中DRC用以保证制造良率，LVS用以确认电路版图网表结构是否与其原始电路原理图（网表）一致。LVS可以在器件级及功能级进行网表比较，也可以对器件参数，如MOS电路沟道宽/长、电容/电阻值等进行比较。

在完成以上步骤之后，设计就可以签收、交付到芯片制造厂了（Tape out）。

❸ cpu门电路原理

用以实现基本逻辑运算和复合逻辑运算的单元电路称为门电路。常用的门电路在逻辑功能上有与门、或门、非门、与非门、或非门、与或非门、异或门等几种。
门电路输入
“门”是这样的一种电路：它规定各个输入信号之间满足某种逻辑关系时，才有信号输出，通常有下列三种门电路：与门、或门、非门（反相器）。从逻辑关系看，门电路的输入端或输出端只有两种状态，无信号以“0”表示，有信号以“1”表示。也可以这样规定：低电平为“0”，高电平为“1”，称为正逻辑。反之，如果规定高电平为“0”，低电平为“1”称为负逻辑，然而，高与低是相对的，所以在实际电路中要先说明采用什么逻辑，才有实际意义，例如，负与门对“1”来说，具有“与”的关系，但对“0”来说，却有“或”的关系，即负与门也就是正或门；同理，负或门对“1”来说，具有“或”的关系，但对“0”来说具有“与”的关系，即负或门也就是正与门。
凡是对脉冲通路上的脉冲起着开关作用的电子线路就叫做门电路，是基本的逻辑电路。门电路可以有一个或多个输入端，但只有一个输出端。门电路的各输入端所加的脉冲信号只有满足一定的条件时，“门”才打开，即才有脉冲信号输出。从逻辑学上讲，输入端满足一定的条件是“原因”，有信号输出是“结果”，门电路的作用是实现某种因果关系──逻辑关系。所以门电路是一种逻辑电路。基本的逻辑关系有三种：与逻辑、或逻辑、非逻辑。与此相对应，基本的门电路有与门、或门、非门。

❹ 计算机CPU内部电路图怎样的 要详细的，谢谢了

你网络一下：X86 CPU内部结构
http://www..com/s?ie=utf-8&bs=b490&f=8&rsv_bp=1&wd=X86+CPU%E5%86%85%E9%83%A8%E7%BB%93%E6%9E%84&rsv_sug3=8&rsv_sug=0&rsv_sug1=8&rsv_sug4=328&inputT=16520
普通人是不可能得到INTEL或AMD的CPU内部电路图的，而且也没有必回要，这是N多牛人经答过几代发展逐步开发出来的。你要是有兴趣可以看看INTEL发展史

❺ 集成电路，cpu电路

1）CPU是一种特殊功能的芯片，包含控制器和运算器，是计算机的中央处理器，就是回计算机的大脑。答从外观上来看就是一个芯片。
2）单片机是含有CPU，存储器，输入输出部件，定时、计数器等功能的一个芯片，具备了一个计算机主机的基本功能，由于体积小等原因，适合嵌入式应用，从外观上来看就是一个芯片。
3）集成电路和芯片一般意义上来说 是一样的。
4）电路板是让各种芯片（集成电路）配合工作搭起来的集合，也就是通道。

❻ CPU工作原理和电路图

CPU的工作原理就是：

1、取指令：CPU的控制器从内存读取一条指令并放入指令寄存器。指令的格式一般是这个样子滴：操作码就是汇编语言里的mov，add，jmp等符号码；操作数地址说明该指令需要的操作数所在的地方，是在内存里还是在CPU的内部寄存器里。

2、指令译码（解码）：指令寄存器中的指令经过译码，决定该指令应进行何种操作（就是指令里的操作码）、操作数在哪里（操作数的地址）。

3、执行指令（写回），以一定格式将执行阶段的结果简单的写回。运算结果经常被写进CPU内部的暂存器，以供随后指令快速存取。

4、修改指令计数器，决定下一条指令的地址。

(6)cpu电路扩展阅读：

CPU从内存中接收数据和指令，并处理这些指令，将处理结果再送回内存中结果可以显示和储存起来，周而复始，一直这样执行下去，天荒地老，海枯枝烂，直到停电。CPU内部的工作过程为：控制器－运算器－累加器－储存器－寄存器－累加器。

CPU的工作原理就像一个工厂对产品的加工过程:进入工厂的原料(程序指令)，经过物资分配部门(控制单元)的调度分配，被送往生产线(逻辑运算单元)，生产出成品(处理后的数据)后，再存储在仓库(存储单元)中，最后等着拿到市场上去卖(交由应用程序使用)。

❼ cpu中的控制器本质是什么电路

操作控制器是CPU控制器的5个组成部分之一，操作控制器的功能就是根据指令操作码和时序信号，产生各种操作控制信号，以便正确地建立数据通路，从而完成取指令和执行指令的控制。
这就是操作控制器。
2.知识点延伸1操作控制器如何工作？
1）操作控制器指令执行的基本过程
1、取指令：根据指令地址（由PC提供），从存储器中取出所要执行的指令。
2、分析指令：
（1）译码分析。
确定指令应完成的操作，产生相应操作的控制电位。
去参与形成该指令功能所需要的全部控制命令（微操作控制信号）。
（2）根据寻址方式的分析和指令功能要求，形成操作数的有效地址，并按此地址取出操作数（运算型指令）或形成转移地址（转移类指令），以实现程序转移。
3、执行指令：根据指令分析所产生的操作控制信号和形成的有效地址，按一定算法形成指令控制序列，控制有关部件完成指令规定的功能。
2）操作控制器常用控制方式
操作控制器常用的控制方式有同步控制、异步控制、联合控制。
1.同步控制方式：任何指令的运行或指令中各个微操作的执行，均由确定的，具有统一基准时标的时序信号所控制。
即所有的操作均由统一的时钟控制，在标准时间内完成。
（在同步控制下，每个时序信号的结束就意味着安排完成的工作已经完成，随即开始执行后续的微操作或自动转向下条指令的运行。
）
2.异步控制方式：没有统一的同步信号，采用问答方式进行时序协调，将前一操作的回答作为下一操作的启动信号。
3.联合控制方式：将同步控制和异步控制相结合。
其通常设计思想为：在功能部件内部采用同步方式或以同步方式为主的控制方式；
在功能部件间采用异步方式。

❽ CPU的工作原理里面都集成了什么电路

CPU从存储器或高速缓冲存储器中取出指令，放入指令寄存器，并对指令译码。它把指令分解成一系列的微操作，然后发出各种控制命令，执行微操作系列，从而完成一条指令的执行。
指令是计算机规定执行操作的类型和操作数的基本命令。指令是由一个字节或者多个字节组成，其中包括操作码字段、一个或多个有关操作数地址的字段以及一些表征机器状态的状态字以及特征码。有的指令中也直接包含操作数本身。
提取
第一阶段，提取，从存储器或高速缓冲存储器中检索指令（为数值或一系列数值）。由程序计数器（Program Counter）指定存储器的位置，程序计数器保存供识别目前程序位置的数值。换言之，程序计数器记录了CPU在目前程序里的踪迹。
提取指令之后，程序计数器根据指令长度增加存储器单元。指令的提取必须常常从相对较慢的存储器寻找，因此导致CPU等候指令的送入。这个问题主要被论及在现代处理器的快取和管线化架构。
解码
CPU根据存储器提取到的指令来决定其执行行为。在解码阶段，指令被拆解为有意义的片断。根据CPU的指令集架构（ISA）定义将数值解译为指令。
一部分的指令数值为运算码（Opcode），其指示要进行哪些运算。其它的数值通常供给指令必要的信息，诸如一个加法（Addition）运算的运算目标。这样的运算目标也许提供一个常数值（即立即值），或是一个空间的定址值：暂存器或存储器位址，以定址模式决定。
在旧的设计中，CPU里的指令解码部分是无法改变的硬件设备。不过在众多抽象且复杂的CPU和指令集架构中，一个微程序时常用来帮助转换指令为各种形态的讯号。这些微程序在已成品的CPU中往往可以重写，方便变更解码指令。
执行
在提取和解码阶段之后，接着进入执行阶段。该阶段中，连接到各种能够进行所需运算的CPU部件。
例如，要求一个加法运算，算数逻辑单元（ALU，Arithmetic Logic Unit）将会连接到一组输入和一组输出。输入提供了要相加的数值，而输出将含有总和的结果。ALU内含电路系统，易于输出端完成简单的普通运算和逻辑运算（比如加法和位元运算）。如果加法运算产生一个对该CPU处理而言过大的结果，在标志暂存器里，运算溢出（Arithmetic Overflow）标志可能会被设置。
写回
最终阶段，写回，以一定格式将执行阶段的结果简单的写回。运算结果经常被写进CPU内部的暂存器，以供随后指令快速存取。在其它案例中，运算结果可能写进速度较慢，但容量较大且较便宜的主记忆体中。某些类型的指令会操作程序计数器，而不直接产生结果。这些一般称作“跳转”（Jumps），并在程式中带来循环行为、条件性执行（透过条件跳转）和函式。
许多指令也会改变标志暂存器的状态位元。这些标志可用来影响程式行为，缘由于它们时常显出各种运算结果。
例如，以一个“比较”指令判断两个值的大小，根据比较结果在标志暂存器上设置一个数值。这个标志可藉由随后的跳转指令来决定程式动向。
在执行指令并写回结果之后，程序计数器的值会递增，反覆整个过程，下一个指令周期正常的提取下一个顺序指令。如果完成的是跳转指令，程序计数器将会修改成跳转到的指令位址，且程序继续正常执行。许多复杂的CPU可以一次提取多个指令、解码，并且同时执行。这个部分一般涉及“经典RISC管线”，那些实际上是在众多使用简单CPU的电子装置中快速普及（常称为微控制（Microcontrollers））。

❾ CPU的电路图是怎么设计的呢，一个CPU有几亿个晶体管，设计它的人为什么不会疯掉

思想 架构，不要被国外的那些疯子思维方式给限制了，就像 1+2+3+4+5+......+1000 结果等于什么呢，其实有其他的快速方法了

❿ 谁知道cpu的电路图

CPU电路图属于公司抄秘密，国家的袭保密部门可能会有其中的部分以便于开展国防工作。

所以寻找Intel总工程师或者美国国防部长，他们会有电路图的。

如果这类电路图能够借助“推测”而获得，那么人类文明的进程将以现在数十倍的速度前进。我们期待一个伟大的科学家来发明这种特殊的方法来测定电路图。