jtag电路

『壹』 JTAG接口采用几针接口具体接口电路中使用了哪些芯片

dsp的jtag只需要emu0和emu1脚接上拉电阻4.7k的，其余引脚不需要用电阻。附上我做得电路图片~~~

『贰』 请教dsp系统设计时的JTAG接口电路细节问题。

DSP的JTAG只需要EMU0和EMU1脚接上拉电阻4.7k的，其余引脚不需要用电阻。附上我做得电路图片~~~

『叁』 请问JTAG测试中的J_nRST接口是用来干什么用的看它接到一个复位电路中去的。

jtag协议中控制目标板复位的，有些时候某种下载方式需要目标板硬件复位。简单理解就像stc下载时需要手动断电再开电一样，不过这个是自动完成。
另外，并不是所有都需要，根据你目标板的参考设计接就行

『肆』 下面是FPGA器件的JTAG下载方式的电路图，求具体的原理，谢谢

1：JTAG是IEEE 1149.1边界扫描协议的代称，一般为4线接口，如图中的10P接口，TCK.TMS.TDI,TDO是协议规定的必备引脚，还有一个可选引脚TRST。具体的标准请参考IEEEE 1149.1技术说明。
2：对于JTAG上拉电阻和下拉电阻，TCK之所以下拉，是为了时钟第一个边缘为posedge，同时TMS,TDI按照IEEE 1149.1标准接上拉，为了保证驱动能力还较好的数据沿，一般电阻选10K或者4.7K的较多。
3：电路原理图上面为复位电路，对FPGA复位后，配置芯片的Bits流会通过JATG引脚被重新加载到片内的RAM中，对于Altera配置芯片一般是EPCS器件，对于Xilinx则是EPRAM器件(电路未给出)。至于怎么连接的请看器件手册。在此不作赘述。
4：类似于nSTATUS等引脚为Altera专用电气引脚，非普通IO引脚。不必要理解他们的意思，只需要记住如果保证器件能正常运行，某些特殊引脚的接法就行了（接地，上拉，下拉，VCC，悬空），这些定义在器件手册和技术文档中你都能找得到。
综上所述：你的电路包括了FPGA复位逻辑和JTAG配置电路。某些接法没必要去深究，记住就OK!

『伍』 JTAG下载电路和ISP下载电路的不同

JTAG是可以在线调试的，而ISP它是直接下载。

『陆』 jtag电路中nSRST和你TRST信号有什么不同呢

NSRST 是系统即CPU的复位信号，这个信号不是必须的，TRST是JTAG的复位信号。

『柒』 用altium designer画电路原理图，JTAG这个元件在哪

这个是没有的，要自己画封装，SCH可以用Header2×5代替，PCB封装可能要注意引脚顺序

『捌』 STM32 JTAG接口电路占用了 GPIOA_Pin-13，14，15并且接了上拉电阻，重映射完全失能jtag，电平始终为高

不会的。可以做普通IO用。你把拉高的电阻去掉试试，看看这几个脚能不能正常？你的软件对几个脚的配置可能有点问题。

『玖』 ARM芯片LPC1778的ISP电路和JTAG电路，谁能帮我分析下，为什么这么连接

你说的这个ISP电路应该是使能ISP功能，ISP（In System Program）在系统可编程，而JTAG是边界扫描，JTAG可以实现ISP功能专，属还可以实现其它功能的。看你这个图，应该是想ISP前，先要通过JP1连接，实现使能ISP功能，然后通过JTAG才能烧程序，不过JTAG完全可以让你那个ISP脚变低，所以理论上无需手动通过JP1连接的。或者这里的ISP功能与JTAG功能独立，ISP还可以通过其它比如芯片上的串口烧写程序？因为没有使用过这个LPC1778，所以也就只能这么回答了。