设计时序电路

『壹』 时序电路的分析与设计问题

1〉两芯片的级联形式是串联，2〉右边是高位，左边是低位，从清‘零电路看，右边计算器输出3，左边输出5，则计数循环是 3X16十5=53，即是 53 进制。

『贰』 时序逻辑电路的设计方法是什么

先进行逻辑抽象 画出抽象的状态转换图 列出状态转换表和次态卡诺图 选择所需要的触发器并确定其个数n（2^n-1<M<2^n） 分解次态卡诺图化简出状态方程 并根据特性方程 写出驱动方程 最后画出逻辑电路图

『叁』 设计同步时序逻辑电路的一般步骤有哪些

同步计数器设计的一般步骤为：

1、分析设计要求，确定触发器数目和回类型；

2、选择状态答编码；

3、求状态方程，驱动方程；

4、根据驱动方程画逻辑图；

5、检查能否自启动。

(3)设计时序电路扩展阅读

1、一个触发器有两个稳定状态：

“0”状态：Q＝0，＝1；

“1”状态：Q＝1，＝0。

2、触发器（FF）应具有以下功能：

在新数据输入之前（无触发信号）时，触发器一直保持原来的状态（原数据）不变。

输入信号触发下，它能从一种状态转换为另一种状态。即：FF能够“接收”“保持”并“输出”数字信息。

『肆』 数字电路设计时序电路设计

不是特别明白你的问题，你是问状态机的编码吗？
常用的状态机编码方式有三种：顺序码，独热码（one-hot），格雷码。顺序码就是你写的这种，独热码是指每个状态中只有一位有效，比如0001,0010,0100,1000这样。格雷码是相邻的两个数只有一位变化，比如0001，0011,0010这样，是一种低功耗的编码方法。

『伍』 时序电路的时序电路的设计

钟控时序逻辑电路的设计从一组规格说明书开始，继而得到逻辑图或一系列布尔函数，再从中生成逻辑图。时序电路和组合电路的不同之处在于，组合电路定义完全由真值表定义，而时序逻辑电路需要用状态表定义。所以，时序电路设计的第一步就是得到状态，或和状态具有相同信息表达能力的其它逻辑表示形式，如状态图等。
同步时序电路是由触发器和组合门组成的。电路设计包括选择触发器和设计组合逻辑结构，保证这个组合逻辑结构和触发器组成的电路可以实现状态规格说明书中的预期目标。所需触发器的最小个数是由电路状态的个数决定的；n个触发器可以表示2^n个二进制状态。组合电路是通过计算触发器的输入方程和输出方程从状态表中得到的。实际上，一旦触发器的类型和数量确定或，设计步骤就由对一个时序电路的设计转换为一个组合电路的设计。用这种方法，就可以使用组合电路设计技术。 下面提到的时序电路的设计步骤与组合电路类似，但还需要一些额外的步骤。
1．规格说明书：如果没有，先写出电路的规格说明书。
2．系统描述：从问题的陈述中得出状态图或状态表。
3．状态赋值：如果通过步骤1中只能得到状态图，则在从状态图中得到状态表。并未状态表中的每个状态赋二进制代码。
4．得到触发器的输入方程：选择一种或多种类型的触发器，通过已经编码的状态表中的下一状态得到触发器的状态方程。
5．得到输出方程：通过状态表中的输出信号栏得到输出方程。
6．优化：优化触发器的输入方程和输出方程。
7．工艺映射：画出电路由触发器、与门、或门和反向器所组成的逻辑图。将这个逻辑图转换为由有效的触发器和门工艺组成的新的逻辑图。
8．验证：验证最终设计的正确性。
为了方便起见，我们一般都省略步骤7即工艺映射，而在示意图中仅使用触发器、与门、或门和反向器。

『陆』 设计时序逻辑电路时,如何解决电路不能自启动的问题

通常有两种可供选择的方法：

其一，是利用触发器的异步置“0和异步置“1端，人为地将电路的初始状态预置成一个有效状态，在正常情况下电路便保持在有效循环状态下工作。这种方法可称为“预置法”。

其二，是通过修改时序逻辑电路的状态函数或反馈逻辑表达式·使电路一旦进入无效状态后，在时钟脉冲作用下总可以自动转入有效状态。这种方法可称为“修改逻辑函数法”。

显然，预置法”虽然简单，但需要人工干预具有较大的局限性，譬如，当电路开始工作时已预置成某一个有效状态，电路在工作过程中受到干扰信号的影响或出现短暂的异常现象，可能使电路从有效循环状态转入无效循环状态，这时必须断电或重新启动，电路才能恢复正常工作。

而“修改逻辑函数法应用于时序逻辑电路的设计后，当电路一旦进入无效状态，不需要人工干预在时钟脉冲作用下它可以自动地从无效状态转入有效状态。

(6)设计时序电路扩展阅读：

“修改逻辑函数法”的基本指导思想，是通过修改时序逻辑电路的状态函数或反馈逻辑表达式把无效循环中的无效状态自动诱入到有效状态具体方法和步骤为：

（1）列出电路的状态转换图确定有效循环状态和无效循环状态。

（2）画出修改后的次态函数的卡诺图及相应的次态函数式在卡诺图中，将有效状态按状态转换规律填入；将无效循环中的某状态的次态填入某个有效状态（称为被诱人的有效状态）而将其余的无效状态的次态视为随意态（用X表示）填入。

选择哪个无效态的次态用哪一个有效态替代需要仔细分析选择的原则是：以替代后（利用卡诺图化简新得到的）修改后的次态函数与未修改前的次态函数相比较时，新增加的项数最少（即最简）。

（3）根据修改后的次态函数画出逻辑图及相应的状态转换图进行验证。

『柒』 时序电路的设计原理

如果是硬件实现，是用各种逻辑门，寄存器，环形触发器，按照预定的时间顺序，产生规定的逻辑状态输出，并且收到某些输入信号而改变逻辑状态。

尽管有各种软件实现时序，都是在基本的单片机的框架下运行。

各种CUP，为了高速工作，都是用复杂的硬件逻辑来实现。

这就是上游和下游的区别。

『捌』 试用JK触发器设计一个时序逻辑电路，其状态转换图如图所示

给你个参考；

网页链接