2n分頻電路

A. 什麼是分頻計數器

分頻計數器是最基本的時序電路，它不僅可以用來統計輸入脈沖的個數，還可作為數字系統中的分頻、定時電路，用途相當廣泛。

一個數字系統中往往需要多種頻率的時鍾脈沖作為驅動源，這樣就需要對FPGA的系統時鍾（頻率較高）進行分頻。

比如在進行流水燈、數碼管動態掃描設計時不能直接使用系統時鍾（太快而肉眼無法識別），或者需要進行通信時，

由於通信速度不能太高（由不同的標准限定），這樣就需要對系統時鍾分頻以得到較低頻率的時鍾。

分頻器主要分為偶數分頻、奇數分頻、半整數分頻和小數分頻，如果在設計過程中採用參數化設計，就可以隨時改變參量以得到不同的分頻需要。

在對時鍾要求不是很嚴格的FPGA系統中，分頻通常都是通過計數器的循環計數來實現的。

(1)2n分頻電路擴展閱讀

分頻計數器的種類：

偶數分頻（2N）

偶數分頻最為簡單，很容易用模為N的計數器實現50％占空比的時鍾信號，即每次計數滿N（計到N－1）時輸出時鍾信號翻轉。

奇數分頻（2N＋1）

使用模為2N＋1的計數器，讓輸出時鍾在X－1（X在0到2N－1之間）和2N時各翻轉一次，則可得到奇數分頻器，但是占空比並不是50％（應為X／（2N＋1））。

得到占空比為50％的奇數分頻器的基本思想是：將得到的上升沿觸發計數的奇數分頻輸出信號CLK1。

和得到的下降沿觸發計數的相同（時鍾翻轉值相同）奇數分頻輸出信號CLK2，最後將CLK1和CLK2相或之後輸出，就可以得到占空比為50％的奇數分頻器。

B. 怎樣做一個二分頻電路

用一個2、2μF電容與高音喇叭串聯，低音喇叭直接接在功放上。高音喇叭千萬不要直接接在功放內上，要燒了。低容音喇叭本來就是一個電感，對高頻信號影響很小，低音其實可以不要分頻。實在要的話，串聯一個電感，可以自己繞1mm的漆包線在中性筆上繞20至30圈。

(2)2n分頻電路擴展閱讀：

電原理圖只需易看易懂、圖形美觀及制圖方便即可，而從普通的電原理圖要想像出實際電路的構造是很困難的。尤其是高頻電路，更與一般電路有所不同。它需要考慮引線長短，元器件安排等。如果不考慮電路實際情況，根據原理圖裝配電路。

會遇到許多問題，重則會使電路無法正常工作。所以在實際裝配之前應有一個指導裝配的裝配圖，在裝配圖上，不僅應反映各元器件的裝配位置．還應指出某些重要線路如信號線、地線等的具體要求。當然畫成正規的更接近實際的裝配罔更好，一般要在搭成電路完成調試後，再根據實際情況畫成正規裝配圖。

在高頻電路中，原理罔設計完成後，即使改畫成具有指導意義的裝配圖，馬上著手進行印製電路板PCB設計具有較大風險。應根據裝配圖先組裝一個實驗電路進行性能試驗，然後考慮是否用PCB進行裝配．如果用PCB裝配，則應盡量接近實驗電路。

C. 什麼叫分頻，什麼叫倍頻，舉例說明

分頻，受外部周期信號激勵的震盪，其頻率恰為激勵信號頻率的純分數，都叫做分頻。實現分頻的電路或裝置稱為「分頻器」。
分頻作用是保證主板的外頻變化時PCI等外設的工作頻率能夠固定在標准頻率下，例如PCI的33MHz，也就是說當外頻變化時，這個分頻除以分頻數字，便能得到PCI的工作頻率。現在CPU外頻最高能夠取到200MHz,這樣當外頻為200MHz的時候，如果主板支持六分頻也就是說200除以6就得到PCI的標准頻率33MHz。為什麼要求主板支持高分頻呢？這是因為如果PCI、AGP等設備工作在非標准頻率下會對這些設備造成一定損害。
倍頻，基頻以外的其他振動能級躍遷產生的紅外吸收頻率統稱為倍頻。v=0至v=2的躍遷稱為第一個倍頻2n，相應地3n, 4n……等均稱為倍頻。
使獲得頻率為原頻率整數倍的方法。利用非線性器件從原頻率產生多次諧波，通過帶通濾波器選出所需倍數的那次諧波。在數字電路中則利用邏輯門來實現倍頻。
倍頻系數是指CPU主頻與外頻之間的相對比例關系。最初CPU主頻和系統匯流排速度是一樣的，但CPU的速度越來越快，倍頻技術也就相應產生。它的作用是使系統匯流排工作在相對較低的頻率上，而CPU速度可以通過倍頻來提升。CPU主頻計算方式為：主頻 = 外頻 x 倍頻。倍頻也就是指CPU和系統匯流排之間相差的倍數，當外頻不變時，提高倍頻，CPU主頻也就越高。但實際上，在相同外頻的前提下，高倍頻的CPU本身意義並不大。這是因為CPU與系統之間數據傳輸速度是有限的，一味追求高倍頻而得到高主頻的CPU就會出現明顯的「瓶頸」效應——CPU從系統中得到數據的極限速度不能夠滿足CPU運算的速度。
CPU的倍頻，全稱是倍頻系數。CPU的核心工作頻率與外頻之間存在著一個比值關系，這個比值就是倍頻系數，簡稱倍頻。理論上倍頻是從1.5一直到無限的，但需要注意的是，倍頻是以0.5為一個間隔單位。外頻與倍頻相乘就是主頻，所以其中任何一項提高都可以使CPU的主頻上升。
原先並沒有倍頻概念，CPU的主頻和系統匯流排的速度是一樣的，但CPU的速度越來越快，倍頻技術也就應允而生。它可使系統匯流排工作在相對較低的頻率上，而CPU速度可以通過倍頻來無限提升。那麼CPU主頻的計算方式變為：主頻 = 外頻 x 倍頻。也就是倍頻是指CPU和系統匯流排之間相差的倍數，當外頻不變時，提高倍頻，CPU主頻也就越高。
一個CPU默認的倍頻只有一個，主板必須能支持這個倍頻。因此在選購主板和CPU時必須注意這點，如果兩者不匹配，系統就無法工作。此外，現在CPU的倍頻很多已經被鎖定，無法修改。

D. 急求:4060 振盪分頻 4518計數器 4511解碼器(7個管腳) 的3個電路圖

如圖所示為PLL脈沖發生電路。該電路為鎖相環(PLL)脈沖發生器電路。鎖相環對晶振進行分頻得1kHz信號作為步進頻率，在輸出端獲得10kHz 999kHz的脈沖波形。集成塊74HC4060是內部具有非門和1/2n分頻電路的集成晶元，其中，非門與頻率為4.096MHz晶振構成振盪電路，分頻電路對此進行分頻獲得lkHz基準頻率的信號。TC9122P是高速可編程計數器，其分頻比由BCD碼決定，由編程數據決定的分頻比范圍為8～999，本電路工作在10～999的分頻比上。74HC4060內部有3種相位比較器，其中相位比較器PC2把輸出頻率同基準頻率的正沿進行比較，從而控制其反饋。VC0的振盪頻率由Cx、R1和R2決定，其最低、最高頻率為：..

E. 怎麼自製一個音響二分頻器。都需要什麼越簡單越好。

你想做一個兩分頻器，完全沒有問題。

需要准備兩個塑料框架，水暖廢生料帶框架就可以用，做兩個低音電感線圈L。如圖：

高音喇叭採用串聯電容器分頻，圖中的C為電解電容器，容量為5～10微法，容量越大高音喇叭聲音就越大。

F. 如何用計數器實現任意分頻

如果是6分頻，就取計數6個脈沖後計數器的輸出（八位二進制計數器為01100000，二位BCD碼計數器為0110，0000）為4-16解碼器（如MC14514）的輸入，取4-16解碼器的S6腳作為輸出，就是6分頻器，10分頻器依此類推，取計數10個脈沖後計數器的輸出（八位二進制計數器為01010000，二位BCD碼計數器為0101，0000）為4-16解碼器的輸入，取4-16解碼器的S10腳作為輸出，30分頻器則需用兩個4-16解碼器共同組成5-32位解碼器，其他參照6分頻器和10分頻器。

G. cd4013的N/2分頻電路

圖3是5/2分頻電路。IC1、IC2、IC3三級觸發器級聯為8分頻電路，電容C起濾波作用，輸出信號fo從IC2的Q2端輸出。電路中有Q1、Q3兩個反饋控制。從圖4工作波形可知，Q1的反饋信號中每兩個反饋信號中就有一個受到Q3反饋波形的影響，所以在A點僅能形成幾百毫微秒寬的脈沖。由於電容C的作用，Q1的反饋信號(即一窄脈沖)被濾除掉，如圖4波形A的虛線所示。最後在Q2端輸出fo信號。fo每變化一個周期，對應於輸入信號fi的兩個半周期，即fo的頻率為fi的2/5。
圖5是7/2分頻電路。該電路與圖3相似，區別在於電路中一個反饋信號在圖3中是從Q1端引出的，而圖5是從Q2端引出的，fo信號從Q2端輸出。電路有Q2、Q3兩級反饋，由於Q2反饋信號受Q3反饋的影響，在A點僅能形成幾百毫微秒寬的窄脈沖，此窄脈沖被電容C濾除掉，因此Q2反饋不起作用，電路實際上只有一個Q3反饋，因而使得fo輸出信號每變化一個周期，對應於fi輸入信號的三個半周期，即fo的頻率為fi的2/7。其工作波形如圖6所示。
上面介紹的N/2分頻電路僅限於N≤7，當N≥7時，可根據分頻N值的大小，相應增加二分頻級數，並恰當引接反饋信號走線，便可得到N≥7的分頻電路。下面僅介紹一例9/2分頻電路，如圖7所示。圖8是其工作波形。
IC1～IC4四級D觸發器組成16分頻電路，fo信號從Q3輸出，電路有Q1、Q4兩級反饋。其工作原理與上述有關分頻電路相似，波形圖上A點虛線脈沖表示為電容C濾除掉的Q1反饋信號。從圖8中可知，只要fi輸入四個半周期的時鍾信號，就輸出一個周期信號fo，即fo的頻率為fi的2/9。

H. 二分頻原理和方法

二分頻電路輸入信號過零上升沿每到來一次二分頻器狀態翻轉一次便可得到二分頻。

I. 怎麼來理解二分頻電路

二分頻電路 的介紹：
二分頻是通過有分頻作用的電路結構，在時鍾每觸發2個周期時，電路輸出1個周期信號。

分頻就是用同一個時鍾信號通過一定的電路結構轉變成不同頻率的時鍾信號。

比如用一個脈沖時鍾觸發一個計數器，計數器每計2個數就清零一次並輸出1個脈沖，那麼這個電路就實現了二分頻功能。