❶ 電路的雜訊系數
為了衡量某一線性電路(如放大器)或一系統(如接收機)的雜訊特性，通常需要引入一個衡量電路或系統內部雜訊大小的量度。有了這種量度就可以比較不同電路雜訊性能的好壞，也可以據此進行測量。廣泛使用的一個雜訊量度稱作雜訊系數。由於放大器本身有雜訊，輸出端的信噪比和輸入端信噪比是不一樣的，為此，使用雜訊系數來衡量放大器本身的雜訊水平。該系數表徵放大器的雜訊性能惡化程度的一個參量，並不是越大越好，它的值越大，說明在傳輸過程中摻入的雜訊也就越大，反映了器件或者信道特性的不理想。
在一些部件和系統中，雜訊對它們性能的影響主要表現於信號與雜訊的相對大小，即信號雜訊功率比上。就以收音機和電視機來說，若輸出端的信噪比越大，聲音就越清楚，圖像就越清晰。因此，希望有這樣的電路和系統：當有用信號和輸入端的雜訊通過它們時，此系統不引入附加的雜訊。這意味著輸出端與輸入端具有相同的信噪比。實際上，由於電路或系統內部總有附加雜訊，信噪比不可能不變。我們希望輸出端信噪比的下降應盡可能小。雜訊系數的定義涉及下列幾個限制：
(1)如果信號源的內部阻抗是純電抗，它無雜訊，由此導致雜訊系數變為無窮大。
(2)當二埠添加的雜訊與源雜訊相比可忽略時，雜訊系數是兩個幾乎相等的量的比值。這可能會導致不可接受的誤差。
(3)雜訊系數的值取決於信號頻率、偏壓、溫度以及信號源阻抗。如果這些條件不同．比較兩個雜訊系數是毫無意義的。
(4)雜訊系數被定義在標准參考溫度(290K)，只有使用相同的參考溫度，它才是有意義的。因此，它不像雜訊溫度那麼通用，雜訊溫度只要求雜訊功率必須是已知的，而對溫度沒有任何限制。
此外，雜訊系數只適用於線性電路，對於非線性電路，即使電路內部沒有任何雜訊源，其輸出端的信噪比也與輸入端不同，雜訊系數的概念不再適用。
❷ 常見的雜訊干擾有哪些有哪些常見的抗干擾技術
雜訊干擾如雷擊、周邊負載設備的開關機、發電機、無線電通訊等.它對精密或計算機設備造成故障或者是程序與檔案的執行錯誤等。
1、抑制干擾源
抑制干擾源就是盡可能的減小干擾源的/dt，di/dt。這是抗干擾設計中最優先考慮和最重要的原則，常常會起到事半功倍的效果。減小干擾源的/dt主要是通過在干擾源兩端並聯電容來實現。減小干擾源的di/dt則是在干擾源迴路串聯電感或電阻以及增加續流二極體來實現。
2、切斷干擾傳播路徑的常用措施
⑴充分考慮電源對單片機的影響。電源做得好，整個電路的抗干擾就解決了一大半。許多單片機對電源雜訊很敏感，要給單片機電源加濾波電路或穩壓器，以減小電源雜訊對單片機的干擾。比如，可以利用磁珠和電容組成π形濾波電路，當然條件要求不高時也可用100Ω電阻代替磁珠。
⑵如果單片機的I/O口用來控制電機等雜訊器件，在I/O口與雜訊源之間應加隔離(增加π形濾波電路)。控制電機等雜訊器件，在I/O口與雜訊源之間應加隔離(增加π形濾波電路)。
⑶注意晶振布線。晶振與單片機引腳盡量靠近，用地線把時鍾區隔離起來，晶振外殼接地並固定。此措施可解決許多疑難問題。
⑷電路板合理分區，如強、弱信號，數字、模擬信號。盡可能把干擾源(如電機，繼電器)與敏感元件(如單片機)遠離。
⑸用地線把數字區與模擬區隔離，數字地與模擬地要分離，最後在一點接於電源地。A/D、D/A晶元布線也以此為原則，廠家分配A/D、D/A晶元引腳排列時已考慮此要求。
⑹單片機和大功率器件的地線要單獨接地，以減小相互干擾。大功率器件盡可能放在電路板邊緣。
⑺在單片機I/O口，電源線，電路板連接線等關鍵地方使用抗干擾元件如磁珠、磁環、電源濾波器，屏蔽罩，可顯著提高電路的抗干擾性能。
⒊提高敏感器件的抗干擾性能
提高敏感器件的抗干擾性能是指從敏感器件這邊考慮盡量減少對干擾雜訊的拾取，以及從不正常狀態盡快恢復的方法。
提高敏感器件抗干擾性能的常用措施如下:
⑴布線時盡量減少迴路環的面積，以降低感應雜訊。
⑵布線時，電源線和地線要盡量粗。除減小壓降外，更重要的是降低耦合雜訊。
⑶對於單片機閑置的I/O口，不要懸空，要接地或接電源。其它IC的閑置端在不改變系統邏輯的情況下接地或接電源。
⑷對單片機使用電源監控及看門狗電路，如:IMP809，IMP706，IMP813，X25043，X25045等，可大幅度提高整個電路的抗干擾性能。
⑸在速度能滿足要求的前提下，盡量降低單片機的晶振和選用低速數字電路。
❸ 什麼是電路的雜訊
對於電子線路中所標稱的雜訊,可以概括地認為,它是對目的信號以外的所有信號的一個總稱.最初人們把造成收音機這類音響設備所發出雜訊的那些電子信號,稱為雜訊.但是,一些非目的的電子信號對電子線路造成的後果並非都和聲音有關,因而,後來人們逐步擴大了雜訊概念.例如,把造成視屏幕有白班呀條紋的那些電子信號也稱為雜訊.可能以說,電路中除目的的信號以外的一切信號,不管它對電路是否造成影響,都可稱為雜訊.例如,電源電壓中的紋波或自激振盪,可對電路造成不良影響,使音響裝置發出交流聲或導致電路誤動作,但有時也許並不導致上述後果.對於這種紋波或振盪,都應稱為電路的一種雜訊.又有某一頻率的無線電波信號,對需要接收這種信號的接收機來講,它是正常的目的信號,而對另一接收機它就是一種非目的信號,即是雜訊.在電子學中常使用干擾這個術語,有時會與雜訊的概念相混淆,其實,是有區別的.雜訊是一種電子信號,而干擾是指的某種效應,是由於雜訊原因對電路造成的一種不良反應.而電路中存在著雜訊,卻不一定就有干擾.在數字電路中.往往可以用示波器觀察到在正常的脈沖信號上混有一些小的尖峰脈沖是所不期望的,而是一種雜訊.但由於電路特性關系,這些小尖峰脈沖還不致於使數字電路的邏輯受到影響而發生混亂,所以可以認為是沒有干擾.當一個雜訊電壓大到足以使電路受到干擾時,該雜訊電壓就稱為干擾電壓.而一個電路或一個器件,當它還能保持正常工作時所加的最大雜訊電壓,稱為該電路或器件的抗干擾容限或抗擾度.一般說來,雜訊很難消除,但可以設法降低雜訊的強度或提高電路的抗擾度,以使雜訊不致於形成干擾.
❹ 感測器電路中常用的抗干擾技術有哪些
通常採用帶通，低通，高通濾波等方式抑制寄生雜訊。
❺ 門電路的抗干擾能力取決於什麼
門電路的抗干擾能力取決於雜訊容限。
雜訊容限（英語：Noise Margin）是指在前一極輸出為最壞的情況下，專為保證後一極正常工作，所允許的最大雜訊幅度。在數字電路中，一般常以「1」態下（上）限雜訊容限和「0」態上（下）限雜訊容限中的最小值來表示電路（或元件）的雜訊容限。噪屬聲容限越大說明容許的雜訊越大，電路的抗干擾性越好。
❻ 線路板如何進行抗干擾設計
印製電路板(PCB)是電子產品中電路元件和器件的支撐件。它提供電路元件和器件之間的電氣連接。隨著電於技術的飛速發展，PGB的密度越來越高。PCB設計的好壞對抗干擾能力影響很大。因此，在進行PCB設計時。必須遵守PCB設計的一般原則，並應符合抗干擾設計的要求。
PCB設計的一般原則要使電子電路獲得最佳性能，元器件的布且及導線的布設是很重要的。為了設計質量好、造價低的PCB。應遵循以下一般原則：
1. 布局首先，要考慮PCB尺寸大小。PCB尺寸過大時，印製線條長，阻抗增加，抗雜訊能力下降，本錢也增加；過小，則散熱不好，且鄰近線條易受干擾。在確定PCB尺寸後。再確定特殊元件的位置。最後，根據電路的功能單元，對電路的全部元器件進行布局。在確定特殊元件的位置時要遵守以下原則：
(1) 盡可能縮短高頻元器件之間的連線，想法減少它們的分布參數和相互間的電磁干擾。易受干擾的元器件不能相互挨得太近，輸進和輸出元件應盡量闊別。
(2)某 些元器件或導線之間可能有較高的電位差，應加大它們之間的間隔，以免放電引出意外短路。帶高電壓的元器件應盡量布置在調試時手不易觸及的地方。
(3) 重量超過15g的元器件、應當用支架加以固定，然後焊接。那些又大又重、發熱量多的元器件，不宜裝在印製板上，而應裝在整機的機箱底板上，且應考慮散熱題目。熱敏元件應闊別發熱元件。
(4)對於電位器、可調電感線圈、可變電容器、微動開關等可調元件的布局應考慮整機的結構要求。若是機內調節，應放在印製板上方便於調節的地方；若是機外調節，其位置要與調節旋鈕在機箱面板上的位置相適應。
(5)應留出印製扳定位孔及固定支架所佔用的位置。根據電路的功能單元。對電路的全部元器件進行布局時，要符合以下原則：
1)按照電路的流程安排各個功能電路單元的位置，使布局便於信號流通，並使信號盡可能保持一致的方向。
2)以每個功能電路的核心元件為中心，圍繞它來進行布局。元器件應均勻、整潔、緊湊地排列在PCB上。盡量減少和縮短各元器件之間的引線和連接。
3)在高頻下工作的電路，要考慮元器件之間的分布參數。一般電路應盡可能使元器件平行排列。這樣，不但美觀。而且裝焊輕易。易於批量生產。
4)位於電路板邊沿的元器件，離電路板邊沿一般不小於2mm。電路板的最佳外形為矩形。長寬比為3：2成4：3。電路板面尺寸大於200x150mm時。應考慮電路板所受的機械強度。
2。布線 布線的原則如下；
(1)輸進輸出端用的導線應盡量避免相鄰平行。最好加線間地線，以免發生反饋藕合。
(2)印製攝導線的最小寬度主要由導線與盡緣基扳間的粘附強度和流過它們的電流值決定。當銅箔厚度為0.05mm、寬度為1~15mm 時。通過2A的電流，溫度不會高於3℃，因此。導線寬度為1.5mm可滿足要求。對於集成電路，尤其是數字電路，通常選0.02~0.3mm導線寬度。當然，只要答應，還是盡可能用寬線。尤其是電源線和地線。導線的最小間距主要由最壞情況下的線間盡緣電阻和擊穿電壓決定。對於集成電路，尤其是數字電路，只要工藝答應，可使間距小至5~8mm。
(3)印製導線拐彎處一般取圓弧形，而直角或夾角在高頻電路中會影響電氣性能。此外，盡量避免使用大面積銅箔，否則，長時間受熱時，易發生銅箔膨脹和脫落現象。必須用大面積銅箔時，最好用柵格狀。這樣有利於排除銅箔與基板間粘合劑受熱產生的揮發性氣體。
3.焊盤焊盤中心孔要比器件引線直徑稍大一些。焊盤太大易形成虛焊。焊盤外徑D一般不小於(d+1.2)mm，其中d為引線孔徑。對高密度的數字電路，焊盤最小直徑可取(d+1.0)mm。PCB及電路抗干擾措施印製電路板的抗干擾設計與具體電路有著密切的關系，這里僅就PCB抗干擾設計的幾項常用措施做一些說明。
（1）電源線設計根據印製線路板電流的大小，盡量加租電源線寬度，減少環路電阻。同時、使電源線、 地線的走向和數據傳遞的方向一致，這樣有助於增強抗雜訊能力。
（2）地段設計地線設計的原則是：
1)數字地與模擬地分開。若線路板上既有邏輯電路又有線性電路，應使它們盡量分開。低頻電路的地應盡量採用單點並聯接地，實際布線有困難時可部分串聯後再並聯接地。高頻電路宜採用多點串聯接地，地線應短而租，高頻元件四周盡量用柵格狀大面積地箔。
2)接地線應盡量加粗。若接地線用很紉的線條，則接地電位隨電流的變化而變化，使抗噪性能降低。因此應將接地線加粗，使它能通過三倍於印製板上的答應電流。如有可能，接地線應在2~3mm以上。
3)接地線構成閉環路。只由數字電路組成的印製板，其接地電路布成團環路大多能進步抗雜訊能力。
（3）退藕電容配置PCB設計的常規做法之一是在印製板的各個關鍵部位配置適當的退藕電容。退藕電容的一般配置原則是：
1)電源輸進端跨接10 ~ 100uf的電解電容器。如有可能，接100uF以上的更好。
2)原則上每個集成電路晶元都應布置一個0.01pF的瓷片電容，如遇印製板空隙不夠，可每4~8個晶元布置一個1 ~ 10pF的但電容。
3)對於抗噪能力弱、關斷時電源變化大的器件，如RAM、ROM存儲器件，應在晶元的電源線和地線之間直接接進退藕電容。
4)電容引線不能太長，尤其是高頻旁路電容不能有引線。此外，還應留意以下兩點：
在印製板中有接觸器、繼電器、按鈕等元件時。操縱它們時均會產生較大火花放電，必須採用附圖所示的 RC電路來吸收放電電流。一般R取 1 ~ 2K，C取2.2 ~ 47UF。
CMOS的輸進阻抗很高，且易受感應，因此在使用時對不用端要接地或接正電源。
❼ 電路的雜訊系數
隨著越來越短的波長在應用中實現，接收機中雜訊產生的重要性越來越大。許多這方面
的文章，著名的有Llewellyn 和Jansky 寫的那些，自從作者1928 年發表以來，實驗上表明熱
激雜訊（Johnson 雜訊）決定了短波接收機的絕對靈敏度。在1942 年早起，North 就建議采
用一種接收機絕對靈敏度標准，這和當時美國採用的2 因素相對靈敏度不同。我們採用了他
的標准，因為在某種程度上，我們僅僅局限於輸入端阻抗匹配的接收機電路的討論。 在本文中，一個更加嚴格的用來描述接收機雜訊的絕對靈敏度被推薦。該定義並不局限
於高增益的接收機，而且能夠應用到時下通用的四端子網路中。同時，它也使用一種比較簡
單的方法來分析接收機整體雜訊和其組成部分雜訊之間的關系成為可能。以一個雙檢測接收
機為例，這些組成部件可以是高頻放大器，頻率轉換器和中頻放大器。本文也給出了對雜訊
計算方法途徑的簡單描述。 四端子網路的雜訊計算如圖一顯示。信號源被連接到輸入端，輸出端如圖標示。網路輸
入阻抗和輸出阻抗可能有電抗，並且他們可能各自和信號源或者輸出電路阻抗不匹配。該四
端網路可以是一個放大器，轉換器，衰減器或者簡單變壓器。信號產生器對以下參數的分析
是必須的，但是信號發生器中的衰減器和右端的輸出電路僅僅是為了描述雜訊特性和增益的
處理方法才列舉出來。 雜訊的描述將會考慮到可用的信號源，雜訊源，增益，和有效帶寬，以上因素將會在以
下給出並作討論。 可用信號功率 R R 一個電壓為 ，內阻為 的信號源，傳遞給一個阻值為 的電阻的功率為 E 0
❽ PCB及電路抗干擾措施有哪些
PCB及電路
抗干擾措施
抗干擾設計與具體電路有著密切的關系，是一個很復雜的技術問題。這里僅就PCB抗干擾設計中的幾項最基本的措施做一些簡要說明。更詳細的方法請參閱專業書籍。
1．電源線設計根據
印製線路板
電流的大小，盡量加粗電源線寬度，減少環路電阻。尤其要注意使電源線、地線中的供電方向，與數據、信號的傳遞方向相反，即：從末級向前級推進的
供電方式
，這樣有助於增強抗雜訊能力。
2．地線設計地線既是特殊的電源線，也是信號線。除了遵循電源線設計的一般原則外，還要做到：①不同的信號對地線的結構有不同的要求。數字地與模擬地分開，若線路板上既有
邏輯電路
又有
線性電路
，應使它們盡量分開；低頻電路的地應盡量採用單點並聯接地，實際布線有困難時可部分串聯後再並聯接地；
高頻電路
宜採用多點串聯接地，地線應短而粗，高頻元件周圍盡量用柵格狀大面積地箔。②接地線應盡量加粗。若接地線太細，接地電位將隨電流的變化和
信號頻率
的變化而變化，使雜訊加大，嚴重時將引起
自激
。因此應盡量加粗接地線，使它能通過三倍於
印製板
上的允許電流。如有可能，接地線寬度應在2－3mm以上。③
數字電路
系統的接地線構成閉環路，能提高抗雜訊能力。
3．退藕電容配置
PCB設計
的常規做法之一是在印製板的各個關鍵部位配置適當的退藕電容，以提高
電源迴路
的
抗干擾能力
。退藕電容的一般配置原則是：①電源輸入端
跨接
10－100uf的
電解電容器
。如有可能，接100uF以上的更好。②原則上每個集成電路晶元都應布置一個0．01pF的瓷片電容，如遇印製板空隙不夠，可每4－8個晶元布置一個1－10pF的
鉭電容
。③對於抗噪能力弱、關斷時電源變化大的器件，如
RAM、ROM
存儲器件
，應在晶元的電源線和地線引腳之間直接接入退藕電容。④電容引線不能太長，尤其是高頻
旁路電容
不能有引線。此外，還應注意以下兩點：a）在印製板中有接觸器、繼電器、按鈕等元件時，操作它們時均會產生較大
火花放電
，必須採用
RC電路
來吸收放電電流。一般R取1－2K，C取2．2－47UF。b）CMOS的
輸入阻抗
很高，且易受感應干擾，因此在使用時對不用使用的端子要接地或接正電源。
❾ TTL、CMOS電路的抗干擾能力是
邏輯電路的抗干擾能力是前級最壞輸出和後級最壞輸入之間的差值，或裕量。
對於TTL來說，一般的最高輸出低電平是400mV，最高輸入低電平是800mV，所以低電平雜訊裕量是400mV；最低輸出高電平是2.4V，最低輸入高電平是2.0V，裕量也是400mV。實際上的TTL電路輸出高電平都是3.5V左右，最低也是2.8V，因此裕量要稍微大一些。
對於CMOS來說，相對復雜一些。標準的CMOS電路輸入閾值點在Vcc/2，輸出高可以直接拉到Vcc，輸出低可以直接拉到GND，因此，其抗干擾能力理論上接近VCC/2。
有些類型的CMOS，例如74HCT系列，其輸入特性和輸出特性都是比照TTL設定的，其雜訊裕量與TTL相當。
❿ 電路的抗干擾設計
張俊玲
19021210858
【嵌牛導讀】抗干擾設計的基本任務是系統或裝置既不因外界電磁干擾影響而誤動作或喪失功能，也不向外界發送過大的雜訊干擾，以免影響其他系統或裝置正常工作。
【嵌牛鼻子】電路抗干擾設計原則
【嵌牛提問】如何檢測電路的抗干擾能力？
【嵌牛正文】
抗干擾設計的基本任務是系統或裝置既不因外界電磁干擾影響而誤動作或喪失功能，也不向外界發送過大的雜訊干擾，以免影響其他系統或裝置正常工作。
因此提高系統的抗干擾能力也是該系統設計的一個重要環節。
電路抗干擾設計原則匯總：
1、電源線的設計
（1） 選擇合適的電源；
（2） 盡量加寬電源線；
（3） 保證電源線、底線走向和數據傳輸方向一致；
（4） 使用抗干擾元器件；
（5） 電源入口添加去耦電容（10~100uf）。
2、地線的設計
（1） 模擬地和數字地分開；
（2） 盡量採用單點接地；
（3） 盡量加寬地線；
（4） 將敏感電路連接到穩定的接地參考源；
（5） 對pcb板進行分區設計，把高帶寬的雜訊電路與低頻電路分開；
（6） 盡量減少接地環路（所有器件接地後回電源地形成的通路叫「地線環路」）的面積。
3、元器件的配置
（1） 不要有過長的平行信號線；
（2） 保證pcb的時鍾發生器、晶振和cpu的時鍾輸入端盡量靠近，同時遠離其他低頻器件；
（3） 元器件應圍繞核心器件進行配置，盡量減少引線長度；
（4） 對pcb板進行分區布局；
（5） 考慮pcb板在機箱中的位置和方向；
（6） 縮短高頻元器件之間的引線。
4、去耦電容的配置
（1） 每10個集成電路要增加一片充放電電容（10uf）；
（2） 引線式電容用於低頻，貼片式電容用於高頻；
（3） 每個集成晶元要布置一個0.1uf的陶瓷電容；
（4） 對抗雜訊能力弱，關斷時電源變化大的器件要加高頻去耦電容；
（5） 電容之間不要共用過孔；
（6） 去耦電容引線不能太長。
5、降低雜訊和電磁干擾原則
（1） 盡量採用45°折線而不是90°折線（盡量減少高頻信號對外的發射與耦合）；
（2） 用串聯電阻的方法來降低電路信號邊沿的跳變速率；
（3） 石英晶振外殼要接地；
（4） 閑置不用的們電路不要懸空；
（5） 時鍾垂直於IO線時干擾小；
（6） 盡量讓時鍾周圍電動勢趨於零；
（7） IO驅動電路盡量靠近pcb的邊緣；
（8） 任何信號不要形成迴路；
（9） 對高頻板，電容的分布電感不能忽略，電感的分布電容也不能忽略；
（10） 通常功率線、交流線盡量在和信號線不同的板子上。
6、其他設計原則
（1）CMOS的未使用引腳要通過電阻接地或電源；
（2）用RC電路來吸收繼電器等原件的放電電流；
（3）匯流排上加10k左右上拉電阻有助於抗干擾；
（4）採用全解碼有更好的抗干擾性；
（5）元器件不用引腳通過10k電阻接電源；
（6）匯流排盡量短，盡量保持一樣長度；
（7）兩層之間的布線盡量垂直；
（8）發熱元器件避開敏感元件；
（9）正面橫向走線，反面縱向走線，只要空間允許，走線越粗越好（僅限地線和電源線）；
（10）要有良好的地層線，應當盡量從正面走線，反面用作地層線；
（11）保持足夠的距離，如濾波器的輸入輸出、光耦的輸入輸出、交流電源線和弱信號線等；
（12）長線加低通濾波器。走線盡量短截，不得已走的長線應當在合理的位置插入C、RC、或LC低通濾波器；
（13）除了地線，能用細線的不要用粗線。
7、布線寬度和電流
（1）一般寬度不宜小於0.2.mm（8mil)；
（2）在高密度高精度的pcb上，間距和線寬一般0.3mm(12mil)；
（3）當銅箔的厚度在50um左右時，導線寬度1~1.5mm(60mil) = 2A；
（4）公共地一般80mil,對於有微處理器的應用更要注意。
8、電源線
電源線盡量短，走直線，最好走樹形，不要走環形。
9、布局
首先，要考慮PCB尺寸大小。PCB尺寸過大時，印製線條長，阻抗增加，抗雜訊能力下降，成本也增加;過小，則散熱不好，且鄰近線條易受干擾。
在確定PCB尺寸後.再確定特殊元件的位置。最後，根據電路的功能單元，對電路的全部元器件進行布局。
在確定特殊元件的位置時要遵守以下原則：
(1)盡可能縮短高頻元器件之間的連線，設法減少它們的分布參數和相互間的電磁干擾。易受干擾的元器件不能相互挨得太近，輸入和輸出元件應盡量遠離。
(2)某些元器件或導線之間可能有較高的電位差，應加大它們之間的距離，以免放電引出意外短路。帶高電壓的元器件應盡量布置在調試時手不易觸及的地方。
(3)重量超過15g的元器件、應當用支架加以固定，然後焊接。那些又大又重、發熱量多的元器件，不宜裝在印製板上，而應裝在整機的機箱底板上，且應考慮散熱問題。熱敏元件應遠離發熱元件。
(4)對於電位器、可調電感線圈、可變電容器、微動開關等可調元件的布局應考慮整機的結構要求。若是機內調節，應放在印製板上方便於調節的地方;若是機外調節，其位置要與調節旋鈕在機箱面板上的位置相適應。
(5)應留出印製扳定位孔及固定支架所佔用的位置。
根據電路的功能單元對電路的全部元器件進行布局時，要符合以下原則：
(1)按照電路的流程安排各個功能電路單元的位置，使布局便於信號流通，並使信號盡可能保持一致的方向。
(2)以每個功能電路的核心元件為中心，圍繞它來進行布局。元器件應均勻、整齊、緊湊地排列在PCB上.盡量減少和縮短各元器件之間的引線和連接。
(3)在高頻下工作的電路，要考慮元器件之間的分布參數。一般電路應盡可能使元器件平行排列。這樣，不但美觀.而且裝焊容易.易於批量生產。
(4)位於電路板邊緣的元器件，離電路板邊緣一般不小於2mm。電路板的最佳形狀為矩形。長寬比為3：2成4：3。電路板面尺寸大於200x150mm時.應考慮電路板所受的機械強度。
10、布線
布線的原則如下：
(1)輸入輸出端用的導線應盡量避免相鄰平行。最好加線間地線，以免發生反饋藕合。
(2)印製攝導線的最小寬度主要由導線與絕緣基扳間的粘附強度和流過它們的電流值決定。當銅箔厚度為0.05mm、寬度為 1 ~ 15mm 時.通過 2A的電流，溫度不會高於3℃，因此.導線寬度為1.5mm可滿足要求。
對於集成電路，尤其是數字電路，通常選0.020.3mm導線寬度。當然，只要允許，還是盡可能用寬線.尤其是電源線和地線。導線的最小間距主要由最壞情況下的線間絕緣電阻和擊穿電壓決定。對於集成電路，尤其是數字電路，只要工藝允許，可使間距小至58mm。
(3)印製導線拐彎處一般取圓弧形，而直角或夾角在高頻電路中會影響電氣性能。此外，盡量避免使用大面積銅箔，否則.長時間受熱時，易發生銅箔膨脹和脫落現象。必須用大面積銅箔時，最好用柵格狀.這樣有利於排除銅箔與基板間粘合劑受熱產生的揮發性氣體。
11、焊盤
焊盤中心孔要比器件引線直徑稍大一些。焊盤太大易形成虛焊。焊盤外徑D一般不小於(d+1.2)mm，其中d為引線孔徑。對高密度的數字電路，焊盤最小直徑可取(d+1.0)mm。
12、PCB及電路抗干擾措施
印製電路板的抗干擾設計與具體電路有著密切的關系，這里僅就PCB抗干擾設計的幾項常用措施做一些說明。
13、電源線設計
根據印製線路板電流的大小，盡量加租電源線寬度，減少環路電阻。同時、使電源線、地線的走向和數據傳遞的方向一致，這樣有助於增強抗雜訊能力。
14、地線設計
地線設計的原則是：
(1)數字地與模擬地分開。若線路板上既有邏輯電路又有線性電路，應使它們盡量分開。低頻電路的地應盡量採用單點並聯接地，實際布線有困難時可部分串聯後再並聯接地。高頻電路宜採用多點串聯接地，地線應短而租，高頻元件周圍盡量用柵格狀大面積地箔。
(2)接地線應盡量加粗。若接地線用很紉的線條，則接地電位隨電流的變化而變化，使抗噪性能降低。因此應將接地線加粗，使它能通過三倍於印製板上的允許電流。如有可能，接地線應在2~3mm以上。
(3)接地線構成閉環路。只由數字電路組成的印製板，其接地電路布成團環路大多能提高抗雜訊能力。
15、退藕電容配置
PCB設計的常規做法之一是在印製板的各個關鍵部位配置適當的退藕電容。
退藕電容的一般配置原則是：
(1)電源輸入端跨接10~100uf的電解電容器。如有可能，接100uF以上的更好。
(2)原則上每個集成電路晶元都應布置一個0.01pF的瓷片電容，如遇印製板空隙不夠，可每4~8個晶元布置一個1 ~ 10pF的但電容。
(3)對於抗噪能力弱、關斷時電源變化大的器件，如 RAM、ROM存儲器件，應在晶元的電源線和地線之間直接接入退藕電容。
(4)電容引線不能太長，尤其是高頻旁路電容不能有引線。