非同步電路

① 同步電路和非同步電路的區別

同步電路和非同步電路的區別：
同步電路是電路里的時鍾相互之間是同回步
，同步的含義不只答局限於同一個CLOCK，而是容許有多個CLOCK，這些CLOCK的周期有倍數關系並且相互之間的相位關系是固定的就可以。比如，
10ns,
5ns,
2.5ns
三個CLOCK的電路是同步電路。我們現在的綜合，STA都是針對同步電路的。
非同步電路是指CLOCK之間沒有倍數關系或者相互之間的相位關系不是固定的，比如5ns,
3ns
兩個CLOCK是非同步的。非同步電路無法作真正意義上的綜合及STA，如果在同步電路里夾雜有非同步電路，就set_flase_path。所以非同步電路只有
靠模擬來檢查電路正確與否。
注意：
非同步電路主要是組合邏輯電路，用於產生地址解碼器、FIFO或RAM的讀寫控制信號脈沖，但它同時也用在時序電路中，此時它沒有統一的時鍾，狀態變化的時刻是不穩定的，通常輸入信號只在電路處於穩定狀態時才發生變化。
在同步電路設計中一般採用D
觸發器，非同步電路設計中一般採用鎖存器（Latch）。

② 同步電路和非同步電路的區別是什麼

時序邏輯電路的同步置數和非同步置數的區別_網路知道
http://..com/question/496316795515316524
同步模式：時鍾同時（並聯）載入在回各個晶元內部答的觸發器上，所有輸出信號步調一致。如計算機系統的地址輸出。
非同步模式：時鍾載入在第一個觸發器上，觸發器的輸出做下一個觸發器的時鍾，如分頻器，沒不要同步輸出，晶元集成度大大提高、功耗也低。

③ 同步電路和非同步電路的區別是什麼

非同步電路：主要是組合邏輯電路，用於產生地址解碼器、FIFO或RAM的讀寫控制信號脈沖，但它同內時也用在時序電路中，此時容它沒有統一的時鍾，狀態變化的時刻是不穩定的，通常輸入信號只在電路處於穩定狀態時才發生變化。也就是說一個時刻允許一個輸入發生變化，以避免輸入信號之間造成的競爭冒險。電路的穩定需要有可靠的建立時間和持時間，待下面介紹。
同步電路：是由時序電路(寄存器和各種觸發器)和組合邏輯電路構成的電路，其所有操作都是在嚴格的時鍾控制下完成的。這些時序電路共享同一個時鍾CLK，而所有的狀態變化都是在時鍾的上升沿(或下降沿)完成的。比如D觸發器，當上升延到來時，寄存器把D端的電平傳到Q輸出端。在同步電路設計中一般採用D觸發器，非同步電路設計中一般採用Latch修改

④ 同步電路和非同步電路的區別是什麼

你問的是數字電路復中制的同步時序電路和非同步時序電路嗎？提問在說得完整點。
主要區別就在於多個觸發器的時鍾脈沖，如果多個觸發器用同一個時鍾脈沖信號，就是同步時序邏輯電路，在同一個時鍾信號觸發下同步工作的。
而非同步時序電路，多個觸發器用不同的時鍾信號，都有各自的時鍾信號，因時鍾信號不同，肯定不是同一個時鍾信號，肯定就不會同步工作了，那就叫非同步嗎。

⑤ 什麼是同步與非同步時序邏輯電路概念及其優缺點

同步：所有觸發器共用一個觸發信號源CP，
非同步：所有觸發器沒有共用一個回CP源，
同步：優點，所有觸發器答的狀態同時刷新，信號延遲時間短，
缺點：結構復雜
非同步：優點，結構簡單，
缺點，觸發器狀態刷新不同步，信號延遲可能會累積從而出現狀態異常。

⑥ 非同步電路和同步時序電路的區別

在同步時序電路中全部觸發器均用同一個外部時鍾脈沖CP觸發。
而在非同步時序電路中各觸發器則可以採用不同的時鍾信號觸發。
組合邏輯電路：
組合邏輯電路在邏輯功能上的特點是任意時刻的輸出僅僅取決於該時刻的輸入，與電路原來的狀態無關。組合邏輯電路可以有若個輸入變數和若干個輸出變數，其每個輸出變數是其輸入的邏輯函數，其每個時刻的輸出變數的狀態僅與當時的輸入變數的狀態有關，與本輸出的原來狀態及輸入的原狀態無關，也就是輸入狀態的變化立即反映在輸出狀態的變化。組合邏輯電路沒有記憶功能。
時序邏輯電路：
時序邏輯電路在邏輯功能上的特點是任意時刻的輸出不僅取決於當時的輸入信號，而且還取決於電路原來的狀態，或者說，還與以前的輸入有關。時序電路具有記憶功能。
時序邏輯電路可以分為同步時序電路和非同步時序電路兩大類：
1.同步時序電路：同步時序電路是指各觸發器的時鍾端全部連接在一起,並接系統時鍾端;只有當時鍾脈沖到來時,電路的狀態才能改變;改變後的狀態將一直保持到下一個時鍾脈沖的到來,此時無論外部輸入x有無變化;狀態表中的每個狀態都是穩定的.
2.非同步時序電路：非同步時序電路是指電路中除以使用帶時鍾的觸發器外,還可以使用不帶時鍾的觸發器和延遲元件作為存儲元件;電路中沒有統一的時鍾;電路狀態的改變由外部輸入的變化直接引起.可將非同步時序邏輯電路分為脈沖非同步時序電路和電平非同步時序電路.

⑦ 同步電路和非同步電路的區別是什麼

非同步電路：主要是組合邏輯電路，用於產生地址解碼器、ＦＩＦＯ或ＲＡＭ的讀寫控回制信號脈沖，但答它同時也用在時序電路中，此時它沒有統一的時鍾，狀態變化的時刻是不穩定的，通常輸入信號只在電路處於穩定狀態時才發生變化。也就是說一個時刻允許一個輸入發生變化，以避免輸入信號之間造成的競爭冒險。電路的穩定需要有可靠的建立時間和持時間，待下面介紹。 同步電路：是由時序電路(寄存器和各種觸發器)和組合邏輯電路構成的電路，其所有操作都是在嚴格的時鍾控制下完成的。這些時序電路共享同一個時鍾ＣＬＫ，而所有的狀態變化都是在時鍾的上升沿(或下降沿)完成的。比如Ｄ觸發器，當上升延到來時，寄存器把Ｄ端的電平傳到Ｑ輸出端。在同步電路設計中一般採用D觸發器，非同步電路設計中一般採用Latch修改

⑧ 闡述非同步電路如何進行數據交換

數據交換技術主要是電路交換、分組交換和 ATM （非同步傳送）。電路交換是通過交換節內點在一對站點之間建立專用通容信通道而進行直接通信的方式。分組交換，不需要事先建立物理通路，只要前方線路空閑，就以分組為單位發送，中間節點接收到一個分組後，不必等到所有的分組都收到就可以轉發。 ATM 是一種融電路交換和分組交換兩種技術優點的傳輸方式，這種技術適用於高帶寬和多媒體傳輸，可用來高速傳輸話音、數據、圖形和電視信號。

⑨ 同步電路和非同步電路的區別是什麼

一、原理不同

同步電路利用時鍾脈沖使其子系統同步運作，而非同步電路不使用時鍾脈沖做同步，其子系統是使用特殊的「開始」和「完成」信號使之同步。

二、優點不同

由於非同步電路具有下列優點--無時鍾歪斜問題、低電源消耗、平均效能而非最差效能、模塊性、可組合和可復用性--因此近年來對非同步電路研究增加快速，論文發表數以倍增，而Intel Pentium 4處理器設計，也開始採用非同步電路設計。

v非同步電路主要是組合邏輯電路，用於產生地址解碼器、FIFO或RAM的讀寫控制信號脈沖，其邏輯輸出與任何時鍾信號都沒有關系，解碼輸出產生的毛刺通常是可以監控的。

同步電路是由時序電路(寄存器和各種觸發器)和組合邏輯電路構成的電路，其所有操作都是在嚴格的時鍾控制下完成的。這些時序電路共享同一個時鍾CLK，而所有的狀態變化都是在時鍾的上升沿(或下降沿)完成的。

三、分析不同

非同步時序邏輯電路分析時，還需考略各觸發器的時鍾信號，當某觸發器時鍾有效信號到來時，該觸發器狀態按狀態方程進行改變，而無時鍾有效信號到來時，該觸發器狀態將保持原有的狀態不變。

(9)非同步電路擴展閱讀

同步邏輯有兩個主要的缺點：

1、時鍾信號必須要分布到電路上的每一個觸發器。而時鍾通常都是高頻率的信號，這會導致功率的消耗，也就是產生熱量。即使每個觸發器沒有做任何的事情，也會消耗少量的能量，因此會導致廢熱產生。

2、最大的可能時鍾頻率是由電路中最慢的邏輯路徑決定，也就是關鍵路徑。意思就是說每個邏輯的運算，從最簡單的到最復雜的，都要在每一個時脈的周期中完成。

一種用來消除這種限制的方法，是將復雜的運算分開成為數個簡單的運算，這種技術稱為「流水線」。這種技術在微處理器中非常的顯著，用來幫處提升現今處理器的時鍾頻率。

⑩ 什麼是非同步時序電路

非同步時序電抄路是指電路襲中除以使用帶時鍾的觸發器外,還可以使用不帶時鍾的觸發器和延遲元件作為存儲元件;電路中沒有統一的時鍾;電路狀態的改變由外部輸入的變化直接引起.可將非同步時序邏輯電路分為脈沖非同步時序電路和電平非同步時序電路。
時序電路，是由最基本的邏輯門電路加上反饋邏輯迴路（輸出到輸入）或器件組合而成的電路，與組合電路最本質的區別在於時序電路具有記憶功能。
時序電路的特點是：輸出不僅取決於當時的輸入值，而且還與電路過去的狀態有關。它類似於含儲能元件的電感或電容的電路，如觸發器、鎖存器、計數器、移位寄存器、存儲器等電路都是時序電路的典型器件，時序邏輯電路的狀態是由存儲電路來記憶和表示的。