ttl門電路

A. TTL 門電路求邏輯表達式

a是或非門電路，抄由於10K電阻大於開門電阻（即通過10K電阻的電流會形成高電位），所以形成Y1=(A+B+1)`=0的局面，說明輸出為「0」，與A、B無關。
b是異或門，A、B同時為「1」時出「0」，不同時出「1」。
c通過10Ω電阻的電流會形成低電位，因此Y3=(AB+0)`=(AB)`。

B. TTL電路和門電路

1. TTL門電復路一般由晶體三極體電路構製成。對於TTL電路多餘輸入端的處理,應採用以下方法：

1. TTL與門和與非門電路：

1. 將多餘輸入端接高電平，即通過限流電阻與電源相連接；

2. 根據TTL門電路的輸入特性可知，當外接電阻為大電阻時，其輸入電壓為高電平，這樣可以把多餘的輸入端懸空，此時輸入端相當於外接高電平；

3. 通過大電阻（大於1kΩ）到地，這也相當於輸入端外接高電平；

4. 當TTL門電路的工作速度不高，信號源驅動能力較強，多餘輸入端也可與使用的輸入端並聯使用。

2. TTL或門、或非門：

1. 接低電平；

2. 接地；

3. 由TTL輸入端的輸入伏安特性可知，當輸入端接小於IKΩ的電阻時輸入端的電壓很小，相當於接低電平，所以可以通過接小於IKΩ（500Ω）的電阻到地。

2. CMOS 門電路一般是由MOS管構成，在使用CMOS門電路時輸入端特別注意不能懸空

1. 與門和與非門電路：多餘輸入端應採用高電平，即可通過限流電阻（500Ω）接電源。

2. 或門、或非門電路：多餘輸入端的處理方法應是將多餘輸入端接低電平，即通過限流電阻（500Ω）接地。

C. 求解數電題目，TTL門電路狀態怎麼判斷

當某輸入端懸空，TTL電路視這輸入為"1"，
EN為使能輸入，高電平有效，有小圈就低電平有效，

輸出有倒三角為集電極開路輸出類型。

D. TTL與CMOS電路怎麼區分

1、CMOS是場效應管構成(單極性電路)，TTL為雙極晶體管構成（雙極性電路）

2、COMS的邏輯電平范圍比較大（5～15V），TTL只能在5V下工作

3、CMOS的高低電平之間相差比較大、抗干擾性強，TTL則相差小，抗干擾能力差

4、CMOS功耗很小，TTL功耗較大（1～5mA/門）

5、CMOS的工作頻率較TTL略低，但是高速CMOS速度與TTL差不多相當

6、CMOS的雜訊容限比TTL雜訊容限大

7、通常以為TTL門的速度高於「CMOS門電路。影響 TTL門電路工作速度的主要因素是電路內部管子的開關特性、電路結構及內部的各電阻阻數值。電阻數值越大，工作速度越低。

(4)ttl門電路擴展閱讀：

CMOS使用注意事項

1、COMS電路時電壓控制器件，它的輸入總抗很大，對干擾信號的捕捉能力很強。所以，不用的管腳不要懸空，要接上拉電阻或者下拉電阻，給它一個恆定的電平。

2、輸入端接低內組的信號源時，要在輸入端和信號源之間要串聯限流電阻，使輸入的電流限制在1mA之內。

3、當接長信號傳輸線時，在COMS電路端接匹配電阻。

4、當輸入端接大電容時，應該在輸入端和電容間接保護電阻。電阻值為R=V0/1mA.V0是外界電容上的電壓。

5、COMS的輸入電流超過1mA，就有可能燒壞COMS。

E. 為什麼TTl門電路的輸入端懸空時相當於邏輯1

因為懸空時可以看作是輸入端接一個無窮大的電阻，當輸入電阻大於專IKΩ時，輸入電平就變屬為閾值電壓UTH即為高電平，所以相當於邏輯1。數字電路中，把電壓的高低用邏輯電平來表示。

邏輯電平包括高電平和低電平這兩種。在TTL門電路中，把大於3.5伏的電壓規定為邏輯高電平，用數字1表示；把電壓小於0.3伏的電壓規定為邏輯低電平，用數字0表示。

(5)ttl門電路擴展閱讀：

TTL電路多餘輸入端的處理方法：

1、TTL與門和與非門電路

(1)將多餘輸入端接高電平，即通過限流電阻與電源相連接;

(2)根據TTL門電路的輸入特性可知，當外接電阻為大電阻時，其輸入電壓為高電平，這樣可以把多餘的輸入端懸空，此時輸入端相當於外接高電平;

(3)通過大電阻(大於1kΩ)到地，這也相當於輸入端外接高電平;

(4)當TTL門電路的工作速度不高，信號源驅動能力較強，多餘輸入端也可與使用的輸入端並聯使用。

2、TTL或門、或非門

(1)接低電平;

(2)接地;

(3)由TTL輸入端的輸入伏安特性可知，當輸入端接小於IKΩ的電阻時輸入端的電壓很小，相當於接低電平，所以可以通過接小於IKΩ(500Ω)的電阻到地。

參考資料來源：網路-高電平

F. ttl門電路和cmos門電路有什麼區別

TTL是由晶體管構成的邏輯電路,這里所謂的TTL信號是一個電平標准.由於器件的電壓不同內,TTL電路容和CMOS電路定義的高低電平電壓以及電流不一樣.
所謂的需要加TTL信號就是可以以TTL標準的高或低電平信號來觸發它.

G. 要實現圖中各TTL門電路輸出端所示的邏輯關系，各電路的接法正確的有。。求解答~

正解A、D
【解析】
A中是個與非門，TTL門電路懸空相當於1（CMOS門電路懸空相當於0），所以A中相內當於「A與B與1」再非，就是F。故容A正確。
B中是個與門，其中有個輸入是0（接地，地電平），任何邏輯與0，結果都為0，故B錯誤。
C中是個或非門，其中懸空腳 相當於1，任何邏輯 或 1，結果都為1，故C錯誤。
D中是個或門，其中一個腳接了一個很小的下拉電阻，相當於輸入為0（該腳的電壓被電阻拉低了）任何邏輯 或 0，結果不變，所以D正確。
E中也是個或門，但是E中的一個腳接的是伏特表，相當於一個無限大的電阻，可以近似為開路，所以其輸入為1， 任何邏輯 或 1，結果為1，故E錯誤。

綜上所述，答案應為AD。

H. TTL門電路,電源電壓VCC為多少輸入端懸空意味什麼

TTL門電路中，電源電壓VCC低電平0V，高電平+5V。

輸入端懸空屬於多餘輸入端的處理范疇，懸空相當於接高電平（+5V），但懸空時對地呈現的阻抗很高，容易受到外界干擾。

如果是CMOS電路的話，不用的輸入端，不允許懸空的，必須按邏輯要求接Udd或Uss。否則不僅會造成邏輯混亂，而且容易損壞器件，與TTL電路不同。

(8)ttl門電路擴展閱讀：

TTL集成電路的系列標准：

TTL集成電路主要有54/74系列標准TTL、高速型TTL(H-TTL)、低功耗型TTL(L-TTL)、肖特基型TTL(S-TTL)、低功耗肖特基型TTL(LS-TTL)五個系列。

標准TTL輸入高電平最小2V，輸出高電平最小2.4V，典型值3.4V，輸入低電平最大0.8V，輸出低電平最大0.4V，典型值0.2V。S-TTL輸入高電平最小2V，輸出高電平最小Ⅰ類2.5V，Ⅱ、Ⅲ類2.7V，典型值3.4V，輸入低電平最大0.8V，輸出低電平最大0.5V。

LS-TTL輸入高電平最小2V，輸出高電平最小Ⅰ類2.5V，Ⅱ、Ⅲ類2.7V，典型值3.4V，輸入低電平最大Ⅰ類0.7V，Ⅱ、Ⅲ類0.8V，輸出低電平最大Ⅰ類0.4V，Ⅱ、Ⅲ類0.5V，典型值0.25V。TTL電路的電源VDD供電只允許在+5V±10%范圍內，扇出數為10個以下TTL門電路。

I. TTL門電路有哪幾種

ttl是由晶抄體管構成的邏襲輯電路,這里所謂的ttl信號是一個電平標准.由於器件的電壓不同,ttl電路和cmos電路定義的高低電平電壓以及電流不一樣.
所謂的需要加ttl信號就是可以以ttl標準的高或低電平信號來觸發它.

J. TTL門電路是什麼

晶體管-晶體管邏輯電路（transistor-transistor logic）。集成電路輸入級和輸出級全採用晶體管組成的單元門電路。簡內稱TTL電路。它是將二容極管-晶體管邏輯電路（DTL）中的二極體，改為使用多發射極晶體管而構成。TTL電路於1962年研製成功,它的「與非」門的結構和元件參數已經歷三次大的改進。通常，以電路的速度和功耗的乘積作為優值來衡量邏輯集成電路的性能和水平。因此,改進TTL邏輯電路「與非」門是從速度和功耗兩個方面入手的。