集成電路製造工藝流程

⑴ 晶元製造的工藝流程是什麼啊，還有它的及執行標准，急急~！在線等

顯示晶元是顯卡的核心晶元，它的性能好壞直接決定了顯卡性能的好壞，它的主要任務就是處理系統輸入的視頻信息並將其進行構建、渲染等工作。顯示主晶元的性能直接決定了顯示卡性能的高低。不同的顯示晶元，不論從內部結構還是其性能，都存在著差異，而其價格差別也很大。顯示晶元在顯卡中的地位，就相當於電腦中CPU的地位，是整個顯卡的核心。因為顯示晶元的復雜性，目前設計、製造顯示晶元的廠家只有NVIDIA、ATI、SIS、3DLabs等公司。家用娛樂性顯卡都採用單晶元設計的顯示晶元，而在部分專業的工作站顯卡上有採用多個顯示晶元組合的方式。

⑵ 在集成電路生產過程中用到的工藝方法有哪些

硅集成電路工藝的詳細介紹
http://blog.163.com/huagu@126/blog/static/1629483820079372556458/

⑶ LED晶元製造工藝流程

外延片→清洗→鍍透明電極層→透明電極圖形光刻→腐蝕→去膠→平台圖形光刻→干法刻蝕→去膠→退火→SiO2沉積→窗口圖形光刻→SiO2腐蝕→去膠→N極圖形光刻→預清洗→鍍膜→剝離→退火→P極圖形光刻→鍍膜→剝離→研磨→切割→晶元→成品測試。

其實外延片的生產製作過程是非常復雜的，在展完外延片後，下一步就開始對LED外延片做電極（P極，N極），接著就開始用激光機切割LED外延片（以前切割LED外延片主要用鑽石刀），製造成晶元後，在晶圓上的不同位置抽取九個點做參數測試.

1、 主要對電壓、波長、亮度進行測試，能符合正常出貨標准參數的晶圓片再繼續做下一步的操作，如果這九點測試不符合相關要求的晶圓片，就放在一邊另外處理。

2、 晶圓切割成晶元後，100%的目檢（VI/VC），操作者要使用放大30倍數的顯微鏡下進行目測。

3、 接著使用全自動分類機根據不同的電壓，波長，亮度的預測參數對晶元進行全自動化挑選、測試和分類。

4、 最後對LED晶元進行檢查（VC）和貼標簽。晶元區域要在藍膜的中心，藍膜上最多有5000粒晶元，但必須保證每張藍膜上晶元的數量不得少於1000粒，晶元類型、批號、數量和光電測量統計數據記錄在標簽上，附在蠟光紙的背面。藍膜上的晶元將做最後的目檢測試與第一次目檢標准相同，確保晶元排列整齊和質量合格。這樣就製成LED晶元（目前市場上統稱方片）。

在LED晶元製作過程中，把一些有缺陷的或者電極有磨損的晶元，分撿出來，這些就是後面的散晶，此時在藍膜上有一些不符合正常出貨要求的晶片，也就自然成了邊片或毛片等。

剛才談到在晶圓上的不同位置抽取九個點做參數測試，對於不符合相關要求的晶圓片作另外處理，這些晶圓片是不能直接用來做LED方片，也就不做任何分檢了，直接賣給客戶了，也就是目前市場上的LED大圓片（但是大圓片里也有好東西，如方片）。

⑷ 電子元件生產工藝流程圖

一、IC生產工藝流程圖

擴展材料：

流程圖的基本符號 

1、設計流程圖的難點在於對業務邏輯的清晰把握。熟悉整個流程的方方面面。這要求設計者自己對任何活動、事件的流程設計，都要事先對該活動、事件本身進行深入分析，研究內在的屬性和規律，

在此基礎上把握流程設計的環節和時序，做出流程的科學設計，研究內在屬性與規律，這是流程設計應該考慮的基本因素。 也是設計一個好的流程圖的前提條件。

2、根據事物內在屬性和規律進行具體分析，將流程的全過程，按每個階段的作用、功能的不同，分解為若干小環節，每一個環節都可以用一個進程來表示。在流程圖中進程使用方框符號來表達。

3、既然是流程，每個環節就會有先後順序，按照每個環節應該經歷的時間順序，將各環節依次排開，並用箭頭線連接起來。 箭頭線在流程圖中表示各環節、步驟在順序中的進程，某環節，按需要可在方框中或方框外，作簡要注釋，也可不作注釋。 

4、經常判斷是非常重要的，用來表示過程中的一項判定或一個分岔點，判定或分岔的說明寫在菱形內，常以問題的形式出現。對該問題的回答決定了判定符號之外引出的路線，每條路線標上相應的回答。

⑸ 求一份集成電路製造工藝的主要流程

Chapter 2
IC 生產流程與測試系統
1
• • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •
2 IC 生產流程與測試系統
2.1 IC 生產流程簡介
你想知道精密的IC 晶元是如何從粗糙的硅礦石中誕生的嗎？本節將為您揭開IC 製造的神秘面紗。
你知道嗎？製造一塊IC 晶元通常需要400 到500 道工序。但是概括起來說，它一般分為兩大部分：前道
工序（front-end proction）和後道工序（back-end proction）。
[1] 前道工序
該過程包括：
(1) 將粗糙的硅礦石轉變成高純度的單晶硅。
(2) 在wafer 上製造各種IC 元件。
(3) 測試wafer 上的IC 晶元
[2] 後道工序
該過程包括：
(1) 對wafer 劃片（進行切割）
(2) 對IC 晶元進行封裝和測試
在製造過程中有數道測試步驟。其中，在前道工序中對IC 進行的測試，我們把它叫做wafer 測試。在後
道工序過程中對封裝後的IC 晶元進行的測試，我們稱之為封裝測試。在有些情況下，wafer 測試也被放
在後道工序中，但在本文里，我們把wafer 測試歸為前道測試。
半導體基礎知識
2
• • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •
♦ADVANTEST
前道生產流程：
<1> 硅棒的拉伸
將多晶硅熔解在石英爐中，然後依靠
一根石英棒慢慢的拉出純凈的單晶硅棒。
晶種
單晶硅
加熱器
石英爐
熔融的硅
金剛石刀
單晶硅
拋光劑
Wafer
氣體
加熱器
Wafer
石英爐
<2> 切割單晶硅棒
用金剛石刀把單晶硅棒切成一定的厚度
形成WAFER。
<3> 拋光WAFER
WAFER 的表面被拋光成鏡面。
<4> 氧化WAFER 表面
WAFER 放在900 度——1100 度的氧化
爐中，並通入純凈的氧氣，在WAFER 表面
形成氧化硅。
Chapter 2
IC 生產流程與測試系統
3
• • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •
滴上光刻膠
電極
電極
真空泵
反應氣體
Wafer
Wafer
拋光板
研磨劑
光學掩模板
鏡片
Wafer
移位
重復<5> 到<9>，在
WAFER 上形成所需的
各類器件
<5> 覆上光刻膠
通過旋轉離心力，均勻地在WAFER
表面覆上一層光刻膠。
<6> 在WAFER 表面形成圖案
通過光學掩模板和曝光技術在
WAFER 表面形成圖案。
<7> 蝕刻
使用蝕刻來移除相應的氧化層。
<8> 氧化、擴散、CVD 和注入離子
對WAFER 注入離子（磷、硼），然
後進行高溫擴散，形成各種集成器件。
<9> 磨平（CMP）
將WAFER 表面磨平。
半導體基礎知識
4
• • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •
♦ADVANTEST
正極
負極
Wafer
進氣
出氣
晶元
Wafer
探針卡
信號
使用ADVANTEST 的
T6573 測試系統
<10> 形成電極
把鋁注入WAFER 表面的相應位置，
形成電極。
<11>WAFER 測試
對WAFER 進行測
試，把不合格的晶元
標記出來。
Chapter 2
IC 生產流程與測試系統
5
• • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •
後道生產流程：（對WAFER 測試合格的晶元進行下面的處理）
􀀀Ε 􀀀Ε 􀀀Ε􀀀Ε 􀀀Ε 􀀀Ε
􀀀Ε􀀀Ε􀀀Ε􀀀Ε􀀀Ε
􀀀Ε 􀀀Ε􀀀Ε􀀀Ε
􀀀Ε 􀀀Ε
金剛石刀
Wafer
晶元
Frame
晶元
連線
晶元Frame
樹脂
<12> 切割WAFER
把晶元從WAFER 上切割下來。
<13> 固定晶元
把晶元安置在特定的FRAME 上
切割機切割
Lead Frame
<14> 連接管腳
用25 微米的純金線將晶元和FRAME
上的引腳連接起來。
<15> 封裝
用陶瓷或樹脂對晶元進行封裝。
半導體基礎知識
6
• • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •
♦ADVANTEST
2.2 前道工序中的測試及設備
在前道工序完成前要對wafer 進行前道測試，這樣做可以避免對不合格的IC 晶元進行封裝，從而減少不
必要的浪費，減少生產成本。
T665510
鏡片
激光
晶元
測試socket
信號
Performance board
晶元
老化板
晶元
引腳
<16> 修正和定型（分離和鑄型）
把晶元和FRAME 導線分離，使芯
片外部的導線形成一定的形狀。
<17> 老化（溫度電壓）測試
在提高環境溫度和晶元工作電壓的情
況下模擬晶元的老化過程，以去除發
生早期故障的產品
老化機老化板
<18> 成品檢測及可靠性測試
進行電氣特性檢測以去除不合格的晶元
成品檢測：
電氣特性檢測及外觀檢查
可靠性檢測：
實際工作環境中的測試、長期工作的壽
命測試
<19> 標記
在晶元上用激光打上產品名。
完整的封裝
Chapter 2
IC 生產流程與測試系統
7
• • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •
下面，將向大家介紹一下前道測試中需要使用的設備：
(1) 測試系統（test system）：測試系統生成測試IC 時所需的各種信號，並且檢測IC 的輸出信號。根
據檢測的結果，測試系統判斷所測的IC 是否合格，並將測試的結果傳輸給wafer prober。
(2) Wafer prober：wafer prober 將wafer 從工作台上移送到測試頭下面，並將探針卡上的針腳壓在IC
晶元上，形成良好的電氣接觸。Wafer prober 還要根據測試系統的測試結果，給不合格的IC 打上墨
印。
(3) 探針卡（probe card）：探針卡負責測試系統與IC 晶元之間的電氣連接。在探針卡上有很多的探針
（needle）。測試時，這些探針被壓到IC 晶元的電極板上，從而完成與IC 晶元的電氣連接。
早期的探針是幾厘米長的鎢質探針。但是這種鎢質探針因為自身的電氣特性，無法應用在信號頻率
高於60MHz 的場合，也無法應付narrow pitched pad。
之後推出的新型探針卡上的探針已經解決了上述的限制，完全可以滿足當今設備的測試需求。
再接下來，將向大家介紹一下memory 器件在wafer 測試中的修復：
在高密度內存單元的製造過程中，通常會額外地再造一些備用的內存單元。這樣，在測試中如果發現某
些內存單元不合格，就可以用備用的內存單元進行替換，從而提高良品率。
在wafer 測試中，需要對不合格的IC 晶元進行分析，以判別如何使用備用的內存單元來修復這些晶元。
這種分析稱為修復分析，分析的演算法稱為修復演算法。
經過修復演算法分析後，如果IC 晶元不能修復，就歸為廢品，如果可以修復，就使用激光修復器對電路重
新連接，用備用內存單元條替換已損壞的內存單元。修復後的IC 晶元需要重新進行測試。只有通過測試
後，wafer 測試才算結束。
最後，讓我們再看一下wafer 測試分析：
將wafer 測試的結果根據晶元的位置坐標顯示出來，就可以形成一張wafer 的映射圖。通過該圖，可以
看到次品晶元的分布趨勢。良品/ 次品的分類也可以依靠映射圖中的數據進行，而無須使用墨印器。對
於內存設備來說，還能夠顯示每一個不合格的比特的空間分布。次品的錯誤模式以及其他的分析數據對
於減少次品率大有益處。
剔除廢品IC 的方法：
1 ．使用墨印器（Inker）給不合格的IC 晶元上打上墨印。在後道工序中，
在劃片的時候丟棄被打上墨印的IC
2 ．也可以不用墨印器，而直接記錄下出問題的IC 晶元在wafer 上的坐
標。在後道工序中（切割wafer 時）根據該坐標丟棄IC。
小知識
內存單元：
內存單元是用來保存數據（0 或1）的電路單元。
一個最簡單的內存單元是由一對晶體管和一個電容組成的。例如，擁有
64Mbit 容量的內存設備中有64,000,000 個內存單元。
MRA：
在ADVANTEST，我們使用MRA （memory repair analyzer，即內存修復分析
器）來進行高速的分析並獲得修復方案。即，如何用備用單元條來替換有問
題的單元。
小知識
半導體基礎知識
8
• • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •
♦ADVANTEST
Fig.2-1 由WFBMAP3 顯示的wafer fail bit map
2.3 封裝測試/ 最終測試
在完成封裝測試的過程中，我們要用到的測試系統和HANDLER。
剛剛我們提到了存放IC 晶元的托盤，下面我們來介紹一下。
WFBMAP3
WFBMAP3 （wafer fail bit map）是一個ADVANTEST 為內存測試提供的軟
件。Wafer map 與wafer fail bit map 這兩個軟體都能顯示wafer 上晶元
的測試結果，但是只有wafer fail bit map 能夠顯示內存晶元中每一個內
存單元的測試結果。
小知識
測試系統到底做些什麼？
答：測試系統會向所測試的IC 加上信號，然後從IC 的輸出端接受IC 的輸
出信號，以判斷該IC 晶元是否合格。
HANDLER 到底是什麼？
答：HANDLER 即是機械手，它把所要測試的IC 晶元從托盤里移至測試平台
上。在測試結束後，它通過接受信號，把合格與不合格的IC 晶元移至相應
的平台 。HANDLER 還能根據測試要求對IC 晶元進行加熱和冷卻。
小知識
TRAY （托盤）是什麼？
答：通常在使用HANDLER 把晶元放在一個TRAY 中，對於各種不同形狀的
IC，我們相對有不同的TRAY。在測試台，HANGLER 根據P/F 把IC 放在兩個
不同的TRAY 中。
小知識

⑹ 集成電路是怎樣製造出來

集成電路是制復造過製程：
集成電路（integrated circuit）是一種微型電子器件或部件。採用一定的工藝，把一個電路中所需的晶體管、電阻、電容和電感等元件及布線互連一起，製作在一小塊或幾小塊半導體晶片或介質基片上，然後封裝在一個管殼內，成為具有所需電路功能的微型結構；其中所有元件在結構上已組成一個整體，使電子元件向著微小型化、低功耗、智能化和高可靠性方面邁進了一大步。它在電路中用字母「IC」表示。集成電路發明者為傑克·基爾比（基於鍺（Ge）的集成電路）和羅伯特·諾伊思（基於硅（Si）的集成電路）。當今半導體工業大多數應用的是基於硅的集成電路。

⑺ 集成電路製造工藝的介紹

本書共8章，介紹了集成電路的基本概念和背景知識，系統介紹了半導體材料、硅平面工藝流程、封裝測試等內容。本書力求通俗易懂，突出實用性和可操作性，重點放在基本概念和基本方法的講解上，並配有大量圖片，同時針對初學者易出現的問題進行重點講解。

⑻ 半導體集成電路的制備工藝包括哪些步驟

IC的制備工藝相對復雜一點，但跟基本的晶體管、MOS工藝等差不多的。NPN管為例硅外延平面管的結構主要工藝流程:(1) 切,磨,拋襯底(2)外延(3)一次氧化(4)基區光刻(5)硼擴散/硼注入,退火(6)發射區光刻(7)磷擴散(磷再擴)(8)低氧(9)刻引線孔 (10)蒸鋁(11)鋁反刻(12)合金化 (13)CVD(14)壓點光刻(15)烘焙(16)機減(17)拋光(18)蒸金(19)金合金(20)中測.

⑼ 集成電路設計的設計流程

集成電路設計可以大致分為數字集成電路設計和模擬集成電路設計兩大類。 參見：模擬電路及混合信號集成電路
集成電路設計的另一個大分支是模擬集成電路設計，這一分支通常關注電源集成電路、射頻集成電路等。由於現實世界的信號是模擬的，所以，在電子產品中，模-數、數-模相互轉換的集成電路也有著廣泛的應用。模擬集成電路包括運算放大器、線性整流器、鎖相環、振盪電路、有源濾波器等。相較數字集成電路設計，模擬集成電路設計與半導體器件的物理性質有著更大的關聯，例如其增益、電路匹配、功率耗散以及阻抗等等。模擬信號的放大和濾波要求電路對信號具備一定的保真度，因此模擬集成電路比數字集成電路使用了更多的大面積器件，集成度亦相對較低。
在微處理器和計算機輔助設計方法出現前，模擬集成電路完全採用人工設計的方法。由於人處理復雜問題的能力有限，因此當時的模擬集成電路通常是較為基本的電路，運算放大器集成電路就是一個典型的例子。在當時的情況下，這樣的集成電路可能會涉及十幾個晶體管以及它們之間的互連線。為了使模擬集成電路的設計能達到工業生產的級別，工程師需要採取多次迭代的方法以測試、排除故障。重復利用已經設計、驗證的設計，可以進一步構成更加復雜的集成電路。1970年代之後，計算機的價格逐漸下降，越來越多的工程師可以利用這種現代的工具來輔助設計，例如，他們使用編好的計算機程序進行模擬，便可獲得比之前人工計算、設計更高的精確度。SPICE是第一款針對模擬集成電路模擬的軟體，其字面意思是「以集成電路為重點的模擬程序（英語：Simulation Program with Integrated Circuit Emphasis）」 。基於計算機輔助設計的電路模擬工具能夠適應更加復雜的現代集成電路，特別是專用集成電路。使用計算機進行模擬，還可以使項目設計中的一些錯誤在硬體製造之前就被發現，從而減少因為反復測試、排除故障造成的大量成本。此外，計算機往往能夠完成一些極端復雜、繁瑣，人類無法勝任的任務，使得諸如蒙地卡羅方法等成為可能。實際硬體電路會遇到的與理想情況不一致的偏差，例如溫度偏差、器件中半導體摻雜濃度偏差，計算機模擬工具同樣可以進行模擬和處理。總之，計算機化的電路設計、模擬能夠使電路設計性能更佳，而且其可製造性可以得到更大的保障。盡管如此，相對數字集成電路，模擬集成電路的設計對工程師的經驗、權衡矛盾等方面的能力要求更嚴格。 參見：數字電路
粗略地說，數字集成電路可以分為以下基本步驟：系統定義、寄存器傳輸級設計、物理設計。而根據邏輯的抽象級別，設計又分為系統行為級、寄存器傳輸級、邏輯門級。設計人員需要合理地書寫功能代碼、設置綜合工具、驗證邏輯時序性能、規劃物理設計策略等等。在設計過程中的特定時間點，還需要多次進行邏輯功能、時序約束、設計規則方面的檢查、調試，以確保設計的最終成果合乎最初的設計收斂目標。
系統定義
參見：高級綜合
系統定義是進行集成電路設計的最初規劃，在此階段設計人員需要考慮系統的宏觀功能。設計人員可能會使用一些高抽象級建模語言和工具來完成硬體的描述，例如C語言、C++、SystemC、SystemVerilog等事務級建模語言，以及Simulink和MATLAB等工具對信號進行建模。盡管目前的主流是以寄存器傳輸級設計為中心，但已有一些直接從系統級描述向低抽象級描述（如邏輯門級結構描述）轉化的高級綜合（或稱行為級綜合）、高級驗證工具正處於發展階段。
系統定義階段，設計人員還對晶元預期的工藝、功耗、時鍾頻率、工作溫度等性能指標進行規劃。
寄存器傳輸級設計
參見：寄存器傳輸級、硬體描述語言、Verilog及VHDL
目前的集成電路設計常常在寄存器傳輸級上進行，利用硬體描述語言來描述數字集成電路的信號儲存以及信號在寄存器、存儲器、組合邏輯裝置和匯流排等邏輯單元之間傳輸的情況。在設計寄存器傳輸級代碼時，設計人員會將系統定義轉換為寄存器傳輸級的描述。設計人員在這一抽象層次最常使用的兩種硬體描述語言是Verilog、VHDL，二者分別於1995年和1987年由電氣電子工程師學會（IEEE）標准化。正由於有著硬體描述語言，設計人員可以把更多的精力放在功能的實現上，這比以往直接設計邏輯門級連線的方法學（使用硬體描述語言仍然可以直接設計門級網表，但是少有人如此工作）具有更高的效率。
設計驗證
參見：功能驗證、形式驗證、靜態時序分析、硬體驗證語言及高級驗證
設計人員完成寄存器傳輸級設計之後，會利用測試平台、形式驗證、斷言等方式來進行功能驗證，檢驗項目設計的正確性，如果有誤，則需要檢測之前設計文件中存在的漏洞。現代超大規模集成電路的整個設計過程中，驗證所需的時間和精力越來越多，甚至都超過了寄存器傳輸級設計本身，人們設置些專門針對驗證開發了新的工具和語言。
例如，要實現簡單的加法器或者更加復雜的算術邏輯單元，或利用觸發器實現有限狀態機，設計人員可能會編寫不同規模的硬體描述語言代碼。功能驗證是項復雜的任務，驗證人員需要為待測設計建立一個虛擬的外部環境，為待測設計提供輸入信號（這種人為添加的信號常用「激勵」這個術語來表示），然後觀察待測設計輸出埠的功能是否合乎設計規范。
當所設計的電路並非簡單的幾個輸入埠、輸出埠時，由於驗證需要盡可能地考慮到所有的輸入情況，因此對於激勵信號的定義會變得更加復雜，有時甚至需要用到形式驗證的方法。有時工程師會使用某些腳本語言（如Perl、Tcl）來編寫驗證程序，藉助計算機程序的高速處理來實現更大的測試覆蓋率。現代的硬體驗證語言可以提供一些專門針對驗證的特性，例如帶有約束的隨機化變數、覆蓋等等。作為硬體設計、驗證統一語言，SystemVerilog是以Verilog為基礎發展而來的，因此它同時具備了設計的特性和測試平台的特性，並引入了面向對象程序設計的思想，因此測試平台的編寫更加接近軟體測試。針對高級綜合，關於高級驗證的電子設計自動化工具也處於研究中。
現代集成電路的時鍾頻率已經到達了兆赫茲級別，而大量模塊內、模塊之間的時序關系極其復雜，因此，除了需要驗證電路的邏輯功能，還需要進行時序分析，即對信號在傳輸路徑上的延遲進行檢查，判斷其是否符合時序收斂要求。
邏輯綜合
主條目：邏輯綜合
工程師設計的硬體描述語言代碼一般是寄存器傳輸級的，在進行物理設計之前，需要使用邏輯綜合工具將寄存器傳輸級代碼轉換到針對特定工藝的邏輯門級網表，並完成邏輯化簡。
和人工進行邏輯優化需要藉助卡諾圖等類似，電子設計自動化工具來完成邏輯綜合也需要特定的演算法（如奎因－麥克拉斯基演算法等）來化簡設計人員定義的邏輯函數。輸入到自動綜合工具中的文件包括寄存器傳輸級硬體描述語言代碼、工藝庫、設計約束文件三大類，這些文件在不同的電子設計自動化工具套件系統中的格式可能不盡相同。邏輯綜合工具會產生一個優化後的門級網表，但是這個網表仍然是基於硬體描述語言的，這個網表在半導體晶元中的走線將在物理設計中來完。
選擇不同器件（如專用集成電路或者現場可編程門陣列等）對應的工藝庫來進行邏輯綜合，或者在綜合時設置了不同的約束策略，將產生不同的綜合結果。寄存器傳輸級代碼對於設計項目的邏計劃分、語言結構風格等因素會影響綜合後網表的效率。
目前大多數成熟的綜合工具大多數是基於寄存器傳輸級描述的，而基於系統級描述的高級綜合工具還處在發展階段。
由於工藝庫包含了標准延遲格式的時序信息，因此邏輯綜合後可以對該工藝下門級網表進行更加精確的靜態時序分析，進一步確保綜合前後的設計能夠實現相同的功能。
物理設計
主條目：物理設計
參見：布圖規劃、布局 (集成電路)、布線 (集成電路)、集成電路版圖及低功耗設計
邏輯綜合完成之後，通過引入器件製造公司提供的工藝信息，前面完成的設計將進入布圖規劃、布局、布線階段，工程人員需要根據延遲、功耗、面積等方面的約束信息，合理設置物理設計工具的參數，不斷調試，以獲取最佳的集成電路版圖，從而決定元件在晶圓上的物理位置。
隨著現代集成電路的特徵尺寸不斷下降，超大規模集成電路已經進入深亞微米級階段，互連線延遲對電路性能的影響已經達到甚至超過邏輯門延遲的影響。這時，需要考慮的因素包括線網的電容效應和線網電感效應，晶元內部電源線上大電流在線網電阻上造成的電壓降也會影響集成電路的穩定性。為了解決這些問題，同時緩解時鍾偏移、時鍾樹寄生參數的負面影響，合理的布局布線和邏輯設計、功能驗證等過程同等重要。隨著移動設備的發展，低功耗設計在集成電路設計中的地位愈加顯著。在物理設計階段，設計可以轉化成幾何圖形的表示方法，這稱為集成電路版圖，工業界有若干標准化的文件格式予以規范。
值得注意的是，電路實現的功能在之前的寄存器傳輸級設計中就已經確定。在物理設計階段，工程師不僅不能夠讓之前設計好的邏輯、時序功能在該階段的設計中被損壞，還要進一步優化晶元按照正確運行時的延遲時間、功耗、面積等方面的性能。在物理設計產生了初步版圖文件之後，工程師需要再次對集成電路進行功能、時序、設計規則、信號完整性等方面的驗證，以確保物理設計產生正確的硬體版圖文件。
後續：具體的工藝製造
參見：半導體器件製造、無廠半導體公司及晶圓代工
半導體製造工廠根據物理設計最後完成、已經通過各項檢查的標准化版圖文件，即可製造出實際的物理電路。
這個步驟不再屬於集成電路設計和計算機工程的范疇，而是直接進入半導體製造工藝領域，關注的重心亦轉向具體的材料、器件製作，例如光刻、刻蝕、物理氣相沉積、化學氣相沉積等。
傳統的集成電路公司能夠同時完成集成電路設計和集成電路製造。由於集成電路製造所需的設備、原料耗資巨大，因此一般的公司根本無力承受。一旦發生工藝節點的改變（如從65納米工藝進步到45納米工藝），公司可能需要花費相當高的成本來更換現有工藝設備，這給許多公司帶來了相當沉重的經濟負擔）。現在，有些公司逐漸放棄既設計、又製造的模式，業務范圍縮小至設計、驗證本身，而將具體的半導體工藝流程，委託給專門進行集成電路製造的工廠。上述無製造工藝（fabless），只進行設計、驗證公司被稱為無廠半導體公司，典型的例子包括高通、AMD、英偉達等；而專門負責製造的公司則被稱為晶圓代工廠，典型的例子包括台積電等。有一類特殊的無廠半導體公司，它們並不直接將設計項目送去工廠製造，而是把這些項目以IP核的形式封裝起來，作為商品銷售給其他無廠半導體公司，典型的例子包括ARM公司。