六門電路

㈠ 有會設計6輸入或門電路圖的嗎(只要2個門實現)

我一直都是從電池-石英鍾裡面取秒信號。
注意，石英鍾的線圈驅動，是用兩個圖騰柱輸出回驅動，答有一種音頻功放就是這種結構，每個圖騰柱有上下兩個串聯的開關，兩個圖騰柱的上下開關交替導通，每次導通的時間大約幾十毫秒。
要是從一個圖騰柱取信號，好像是兩秒一次，
從兩個圖騰柱取信號，經過或門，就是一秒一次脈沖。
再經過計數器，給定器，對前兩者符合判別的異或門，就能達到要求。

㈡ 請任意寫出五種常見的門電路

74LS00 四 2輸入與非門
74LS04 六非門
74LS08 四 2輸入與門
74LS10 三 3輸入與非門
74LS32 四 2輸入或門
74LS86 四 2輸入異或門

㈢ 用74LS138和必要的門電路設計一個6節拍脈沖發生器，節拍為1ms的高電平

哥們一看就是華電的，數電實驗自主創新實驗我也在搜答案= =

㈣ 如何用8選1數字選擇器和門電路設計64選1數字選擇器

這種題目，原理其實很簡單，但是真要連接，卻又很麻煩，晶元太多了，連線也多，畫起來有點麻煩，這種題目真是很奇葩，實際應用能這么做嗎？
你說的意思差不多，8個8選1並聯，其實就第一級完成64選1，選出8個數字，後面再接一個，完成第二級8選1。
要完成64選1，需要6位地址線。
但要加一片74LS138解碼器，即前面的8個需要用解碼器來選片，8個選一個晶元工作。
前面8片接低3位地址，A2，A1，A0。高3位地址A5，A4，A3接解碼器，再接後面的8選1晶元的地址輸入ABC。
真要畫出這個邏輯圖，需要很耐心哪。

㈤ 誰知道六非門緩沖器CD4069集成電路的電路圖和它在電路中的作用

CD4069是一個六反相器晶元。主要用作通用反相器、即用於不需要中功率TTL驅動和邏輯電平轉換的電路中。

14個引腳說明如下：

1腳和2腳（1輸入2輸出），

3腳和4腳（3輸入4輸出），

5腳和6腳（5輸入6輸出），

8腳和9腳（8輸入9輸出），

10腳和11腳（10輸入11輸出），

12腳和13腳（12輸入13輸出），

7腳是VSS
14腳是VCC。

提供了 14 引線多層陶瓷雙列直插（D） 、熔封陶瓷雙列直插（J） 、塑 料雙列直插（P）和陶瓷片狀載體（C）4 種封裝形式。

推薦工作條件：

電源電壓范圍…………3V～15V

輸入電壓范圍…………0V～VDD

工作溫度范圍 ：

M 類…………－55℃～125℃

E類………….－40℃～85℃

極限值：

電源電壓…...－0.5V～18V

輸入電壓……－0.5V~VDD+0.5V

輸入電流…………….±10mA

儲存溫度…………－65℃～150℃

㈥ 請問邏輯門電路中 非門原理 結果很簡單的，需要詳細一點的分析。

我再說得詳細一些吧。一般的數字電路邏輯，低電平為0，高電平為1，可以理解內吧。那麼什麼是低電平呢容，一般在TTL(VCC=5V)電路中，<1.4V的電壓為低電壓，>2.7V的為高電壓。有了上面基礎，我們再說上面的電路。我們假設VCC為5V
(a)圖是三極體，當A點電壓<0.7V時（A為低電平，0），三極體從上到下截止，VCC到地之間，是斷開的，那麼F的輸出就是VCC（F為高電平，1）。 同時，如果A點電壓比較高，比如說為5V，那麼此時三極體從上到下導通，即VCC通過Rc接到了地，此時F點輸出就為0了，所以由此可以得出，F點，從邏輯上來說，是A點得反。
你可能會有幾個問題，比如說，為什麼是<1.4V,為什麼是>2.7V，中間的去哪了，又或者說，我說<0.7V截止，那麼稍微大一點，A為0.8，此時導通F也為0啊之類的，這些就是稍微深入點了，你就可以去讀讀書，從書中尋找更多的為什麼。

㈦ 用JK觸發器和門電路設計一個同步六進制加法計數器，寫出設計過程並畫邏輯圖

6進制同步置零計數器 Verilog代碼

mole counter（clk,reset,count）;

input clk,reset;

else

count<=count+1;

end

endmole

預置輸入先置0，取Q(N)的輸出做置數信號，在(N+1)的時鍾前沿內Q輸出同步歸零，這是完全容同步計數，是同步計數器的正確用法。比較兩種方法可知，設計N進制計數器時，清零法的反饋信號是（N+1），控制端是置零CR' ；置數法的反饋信號是 N ，控制端是置數LD' 。

(7)六門電路擴展閱讀：

對邊沿JK 觸發器歸納為以下幾點：

1、邊沿JK 觸發器具有置位、復位、保持（記憶）和計數功能；

2、邊沿JK 觸發器屬於脈沖觸發方式，觸發翻轉只在時鍾脈沖的負跳變沿發生；

3、由於接收輸入信號的工作在CP下降沿前完成，在下降沿觸發翻轉，在下降沿後觸發器被封鎖，所以不存在一次變化的現象,抗干擾性能好，工作速度快。

㈧ 常用的基本門電路是哪幾個 其功能是

常用的門電路在邏輯功能上有與門、或門、非門、與非門、或非門、與或非門、異或門等幾種。

1、與門：實現邏輯「乘」運算的電路，有兩個以上輸入端，一個輸出端(一般電路都只有一個輸出端,ECL電路則有二個輸出端)。只有當所有輸入端都是高電平（邏輯「1」）時，該電路輸出才是高電平（邏輯「1」），否則輸出為低電平（邏輯「0」）。

2、或門

實現邏輯加的電路,又稱邏輯和電路,簡稱或門。此電路有兩個以上輸入端,一個輸出端。只要有一個或幾個輸入端是 「1」,或門的輸出即為 「1」。而只有所有輸入端為 「0」時,輸出才為 「0」。

3、非門

實現邏輯代數非的功能，即輸出始終和輸入保持相反。

4、與非門

若當輸入均為高電平1，則輸出為低電平0；若輸入中至少有一個為低電平0，則輸出為高電平1。與非門可以看作是與門和非門的疊加。

5、或非門

具有多端輸入和單端輸出的門電路。當任一輸入端(或多端)為高電平（邏輯「1」）時，輸出就是低電平（邏輯「0」）；只有當所有輸入端都是低電平（邏輯「0」）時，輸出才是高電平（邏輯「1」）。

(8)六門電路擴展閱讀

門電路輸出端的電路結構有三種型式：有源負載推拉式(或互補式)輸出、集電極(或漏極)開路輸出和三態輸出。

推拉式輸出的門電路一般用於完成邏輯運算。集電極開路的門電路(OC門)在實現一定邏輯功能的同時，還能實現電平變換或驅動較高電壓、較大電流的負載：可以把兩個門的輸出端直接並聯，實現邏輯與的功能(稱「線與」聯接)。三態輸出門廣泛應用於和系統匯流排的聯接以及實現信號雙向傳輸等方面。

㈨ 與門電路輸出高電平為什麼只有0.6V

對於TTL門電路來說，低電平電壓低於0.3V，高電平電壓高於2.4V 。 只有0.6V不合符數字電路的電平回要求。要麼晶元損壞答了，要麼輸出端後面接錯電路了。另外就是每個門電路有帶負載的限制，數據手冊有扇出系數的概念，看下是否超出其帶負載大小了，不過一般很少人將一個輸出端接3個以上的負載。

㈩ 求六輸入或非門電路

六輸入端的或非門好像沒有現成的器件，但是你可以自己搭出來，用六支二極版管和權一支電阻搭成六輸入端或門（六支的正極作為輸入，它們的負極連在一起通過電阻接低電平），這六支二極體的負極就是六輸入端或門的輸出，把它再接到一個非門的輸入（如7404、CD4069），這非門的輸出就是六輸入或非門的輸出了。