設計時序電路

『壹』 時序電路的分析與設計問題

1〉兩晶元的級聯形式是串聯，2〉右邊是高位，左邊是低位，從清『零電路看，右邊計算器輸出3，左邊輸出5，則計數循環是 3X16十5=53，即是 53 進制。

『貳』 時序邏輯電路的設計方法是什麼

先進行邏輯抽象 畫出抽象的狀態轉換圖 列出狀態轉換表和次態卡諾圖 選擇所需要的觸發器並確定其個數n（2^n-1<M<2^n） 分解次態卡諾圖化簡出狀態方程 並根據特性方程 寫出驅動方程 最後畫出邏輯電路圖

『叄』 設計同步時序邏輯電路的一般步驟有哪些

同步計數器設計的一般步驟為：

1、分析設計要求，確定觸發器數目和回類型；

2、選擇狀態答編碼；

3、求狀態方程，驅動方程；

4、根據驅動方程畫邏輯圖；

5、檢查能否自啟動。

(3)設計時序電路擴展閱讀

1、一個觸發器有兩個穩定狀態：

「0」狀態：Q＝0，＝1；

「1」狀態：Q＝1，＝0。

2、觸發器（FF）應具有以下功能：

在新數據輸入之前（無觸發信號）時，觸發器一直保持原來的狀態（原數據）不變。

輸入信號觸發下，它能從一種狀態轉換為另一種狀態。即：FF能夠「接收」「保持」並「輸出」數字信息。

『肆』 數字電路設計時序電路設計

不是特別明白你的問題，你是問狀態機的編碼嗎？
常用的狀態機編碼方式有三種：順序碼，獨熱碼（one-hot），格雷碼。順序碼就是你寫的這種，獨熱碼是指每個狀態中只有一位有效，比如0001,0010,0100,1000這樣。格雷碼是相鄰的兩個數只有一位變化，比如0001，0011,0010這樣，是一種低功耗的編碼方法。

『伍』 時序電路的時序電路的設計

鍾控時序邏輯電路的設計從一組規格說明書開始，繼而得到邏輯圖或一系列布爾函數，再從中生成邏輯圖。時序電路和組合電路的不同之處在於，組合電路定義完全由真值表定義，而時序邏輯電路需要用狀態表定義。所以，時序電路設計的第一步就是得到狀態，或和狀態具有相同信息表達能力的其它邏輯表示形式，如狀態圖等。
同步時序電路是由觸發器和組合門組成的。電路設計包括選擇觸發器和設計組合邏輯結構，保證這個組合邏輯結構和觸發器組成的電路可以實現狀態規格說明書中的預期目標。所需觸發器的最小個數是由電路狀態的個數決定的；n個觸發器可以表示2^n個二進制狀態。組合電路是通過計算觸發器的輸入方程和輸出方程從狀態表中得到的。實際上，一旦觸發器的類型和數量確定或，設計步驟就由對一個時序電路的設計轉換為一個組合電路的設計。用這種方法，就可以使用組合電路設計技術。 下面提到的時序電路的設計步驟與組合電路類似，但還需要一些額外的步驟。
1．規格說明書：如果沒有，先寫出電路的規格說明書。
2．系統描述：從問題的陳述中得出狀態圖或狀態表。
3．狀態賦值：如果通過步驟1中只能得到狀態圖，則在從狀態圖中得到狀態表。並未狀態表中的每個狀態賦二進制代碼。
4．得到觸發器的輸入方程：選擇一種或多種類型的觸發器，通過已經編碼的狀態表中的下一狀態得到觸發器的狀態方程。
5．得到輸出方程：通過狀態表中的輸出信號欄得到輸出方程。
6．優化：優化觸發器的輸入方程和輸出方程。
7．工藝映射：畫出電路由觸發器、與門、或門和反向器所組成的邏輯圖。將這個邏輯圖轉換為由有效的觸發器和門工藝組成的新的邏輯圖。
8．驗證：驗證最終設計的正確性。
為了方便起見，我們一般都省略步驟7即工藝映射，而在示意圖中僅使用觸發器、與門、或門和反向器。

『陸』 設計時序邏輯電路時,如何解決電路不能自啟動的問題

通常有兩種可供選擇的方法：

其一，是利用觸發器的非同步置「0和非同步置「1端，人為地將電路的初始狀態預置成一個有效狀態，在正常情況下電路便保持在有效循環狀態下工作。這種方法可稱為「預置法」。

其二，是通過修改時序邏輯電路的狀態函數或反饋邏輯表達式·使電路一旦進入無效狀態後，在時鍾脈沖作用下總可以自動轉入有效狀態。這種方法可稱為「修改邏輯函數法」。

顯然，預置法」雖然簡單，但需要人工干預具有較大的局限性，譬如，當電路開始工作時已預置成某一個有效狀態，電路在工作過程中受到干擾信號的影響或出現短暫的異常現象，可能使電路從有效循環狀態轉入無效循環狀態，這時必須斷電或重新啟動，電路才能恢復正常工作。

而「修改邏輯函數法應用於時序邏輯電路的設計後，當電路一旦進入無效狀態，不需要人工干預在時鍾脈沖作用下它可以自動地從無效狀態轉入有效狀態。

(6)設計時序電路擴展閱讀：

「修改邏輯函數法」的基本指導思想，是通過修改時序邏輯電路的狀態函數或反饋邏輯表達式把無效循環中的無效狀態自動誘入到有效狀態具體方法和步驟為：

（1）列出電路的狀態轉換圖確定有效循環狀態和無效循環狀態。

（2）畫出修改後的次態函數的卡諾圖及相應的次態函數式在卡諾圖中，將有效狀態按狀態轉換規律填入；將無效循環中的某狀態的次態填入某個有效狀態（稱為被誘人的有效狀態）而將其餘的無效狀態的次態視為隨意態（用X表示）填入。

選擇哪個無效態的次態用哪一個有效態替代需要仔細分析選擇的原則是：以替代後（利用卡諾圖化簡新得到的）修改後的次態函數與未修改前的次態函數相比較時，新增加的項數最少（即最簡）。

（3）根據修改後的次態函數畫出邏輯圖及相應的狀態轉換圖進行驗證。

『柒』 時序電路的設計原理

如果是硬體實現，是用各種邏輯門，寄存器，環形觸發器，按照預定的時間順序，產生規定的邏輯狀態輸出，並且收到某些輸入信號而改變邏輯狀態。

盡管有各種軟體實現時序，都是在基本的單片機的框架下運行。

各種CUP，為了高速工作，都是用復雜的硬體邏輯來實現。

這就是上游和下游的區別。

『捌』 試用JK觸發器設計一個時序邏輯電路，其狀態轉換圖如圖所示

給你個參考；

網頁鏈接