無扇出電路

❶ 一般的TTL「與非」門，其扇出系數是指

扇出系數是指（能驅動同類型電路輸入端的個數）。TTL電路，其扇出系數一般為（8~10），CMOS門電路的扇出系數一般為（20~25）。

❷ 電路中的扇出比是什麼意思扇出比

指一個數字電路的輸出能力，可以用來驅動多少個同類數字電路的輸入端。

❸ 在基本門電路的邏輯功能實驗中測量扇出系數N的原理是什麼為什麼只考慮輸出低電平時的負載電流值

當給的電流大了，使門的輸出低電平有明顯升高並接近器件類型所規定的低電平最大值電流值除以該類門輸入端的電流值，得到的無量綱數就是扇出數。
一個門只有在低電平時才產生灌電流，也就是其它門的輸入端向本輸出門提供輸出電流，輸出門在低電平狀態下Ic處於「飢餓」狀態，可在不升高輸出電壓情況下「消化」灌電流，但超出「飢餓」狀態後，晶體管電阻與內部接線電阻的壓降將發揮主要作用，會導致輸出電壓的上升。而輸出門在輸出高電平時，不會產生上述問題，電壓再升也是高電平。所以僅用低電平時的扇出作為指數。
各種不同的門電路，結構不同，產生的問題也不同，TTL、CMOS是典型產品，今後會怎麼樣可能是未知的。

❹ 什麼是扇出

當時都沒有聽過這個詞，結果很茫然。後來工作中用到了CPLD，逐漸了解到扇出的概念，但是很籠統，只知道是輸出驅動的問題。由於CPLD只是用於光電編碼器的4倍頻可逆計數，然後通過一種RAM的讀寫方式送給單片機，速度不高，並沒有出現這個問題，所以也就一直沒有深究這個問題。今天一時興起，了一下「扇出」，搜到了一個blog，上面好多人給出了比較詳細的解釋，看完之後覺得受益匪淺，決定記錄下來。 扇出的能力主要是由管子的靜態特性和動態特性來決定。所謂的靜態特性，就是前一級的管子對後級的直流電流驅動能力，而能使其穩定工作於Q點，就是其電阻性的表現，也叫DC-Load; 而 動態特性是指電路對於電壓切換速度方面的需求（就是高低電壓互相切換的速度）。因為無論是線上還是管子本身都有一個等效的容值，這個速度就是電容的充放電時間，也就是RC常數。這時表現為容性，也叫AC-Load.當扇出數超過某個值的時候，電壓的切換速度已經不能滿足系統的要求。靜態特性與動態特性同時對管子起作用，但是一般考慮起主要作用的那個。對於TTL器件來說，一般考慮的是靜態的特性，也就是有多大的電流驅動能力。而對於Mos器件來說，如果後面驅動的也是Mos管的話，因為流過後級管子的電流就是管子的漏電流，這個電流極小，因此可以忽略不計。因而可以認為其後級的輸入電阻是無窮大的，所以一般不考慮其靜態特性，而考慮其動 態特性，也就是電容性。 而MOS管上升與下降時間的延遲(RC常數)主要考慮兩個因素：一是R,就是開門管子(ON-transistor,這個我不知道怎麼表達)的等效 電阻，二是C，後級的等效電容。因為組成反向器的兩個MOS管在開關的時候使用不同的NP溝道，這兩個溝道的阻值是不同的，因而造成了上升時間和下降時間的不同，上升時間會長一點，而下降時間會比較短。）

❺ 與非門與或非門扇出系數求法高電平和低電平有什麼區別

對CMOS電路，不用的輸入端不能懸空，與非門不用的輸入端接高電平；或非門接低電平。

❻ 關於數字電路中扇出系數的計算。

扇出系數NO :NO = min{NOL = IOLMAX/ IIS , NOH = IOHMAX/ IIH} ；

其中:

輸入短路電流IIS :把與非門的一個輸入端直接接地，其餘輸入端懸空時,由該輸入端流向低的電流。

輸入漏電流IIH :把與非門的一個輸入端接高電平，其餘輸入端懸空時,流入該輸入端的電流。

最大灌電流IOLMAX :在保證與非門輸出低電平的前提下，允許流進輸出端的最大電流。

最大拉電流IOHMAX :在保證與非門輸出高電平的前提下，允許流出輸出端的最大電流。

由扇出的定義式我們可以看出扇出系數同灌電流和拉電流密切相關。

(6)無扇出電路擴展閱讀

測量扇出系數的原理

當給的電流大了，使門的輸出低電平有明顯升高並接近器件類型所規定的低電平最大值電流值除以該類門輸入端的電流值，得到的無量綱數就是扇出數。

一個門只有在低電平時才產生灌電流，也就是其它門的輸入端向本輸出門提供輸出電流，輸出門在低電平狀態下Ic處於「飢餓」狀態，可在不升高輸出電壓情況下「消化」灌電流。

但超出「飢餓」狀態後，晶體管電阻與內部接線電阻的壓降將發揮主要作用，會導致輸出電壓的上升。而輸出門在輸出高電平時，不會產生上述問題，電壓再升也是高電平。所以僅用低電平時的扇出作為指數。

❼ CMOS門電路輸入高電平低電平的電壓有沒有什麼規定啊

有一些相關的規定。

1，比如與晶元類型有關，74hcxx輸入高低電平分界在0.3-0.7vdd之間，如果電源電壓為5v，分界在1.5v到3.5v都算合格。所以低於1.5v肯定是輸入低電平，高於3.5v肯定是輸入高電平，而1.5v到3.5v則不能確定。所以ttl晶元不能直接驅動高速cmos，而高速cmos可以直接驅動ttl。

2，74hctxx則另有規定，與ttl電平兼容，與74hcxx不同。各種單片機輸入高低電平與此又稍有不同。

(7)無扇出電路擴展閱讀：

CMOS邏輯歷史

1，早期分離式CMOS邏輯元件只有「4000系列」一種（RCA 'COS/MOS'製程），到了後來的「7400系列」時，很多邏輯晶元已經可以利用CMOS、NMOS，甚至是BiCMOS（雙載流子互補式金氧半）製程實現。

2，早期的CMOS元件和主要的競爭對手BJT相比，很容易受到靜電放電（ElectroStatic Discharge, ESD）的破壞。而新一代的CMOS晶元多半在輸出入接腳（I/O pin）和電源及接地端具備ESD保護電路，以避免內部電路元件的柵極或是元件中的PN結（PN-Junction）被ESD引起的大量電流燒毀。

3，此外，早期的CMOS邏輯元件（如4000系列）的操作范圍可由3伏特至18伏特的直流電壓，所以CMOS元件的柵極使用鋁作為材料。

4，而多年來大多數使用CMOS製造的邏輯晶元也多半在TTL標准規格的5伏特底下操作，直到1990年後，有越來越多低功耗的需求與信號規格出現，取代了雖然有著較簡單的信號介面、但是功耗與速度跟不上時代需求的TTL。

5，此外，隨著MOSFET元件的尺寸越做越小，柵極氧化層的厚度越來越薄，所能承受的柵極電壓也越來越低，有些最新的CMOS製程甚至已經出現低於1伏特的操作電壓。這些改變不但讓CMOS晶元更進一步降低功率消耗，也讓元件的性能越來越好。

6，2004年後，又有一些新的研究開始使用金屬柵極，不過大部分的製程還是以多晶硅柵極為主。關於柵極結構的改良，還有很多研究集中在使用不同的柵極氧化層材料來取代二氧化硅，例如使用高介電系數介電材料（high-K dielectric），目的在於降低柵極漏電流（leakage current）。

❽ TTL與非門電路參數中的扇出系數,是指該門電路能驅動什麼的電路數量

該門來電路能驅動同類門電路的數量。源

與非門電路是由與門電路和非門電路結合組成的，與門電路的特性是只有當所有的輸入都為高電平時，才有信號輸出的的電路叫與門電路，所謂非門電路，實際上是一個共發射極開關放大器。

當輸入端至少有一個接為低電平時，輸出Uo則為高電平，T1→處於深度飽和狀態，T2→處於截止狀態，T4→處於放大狀態，T5→處於截止狀態，由此可見電路的輸出與輸入之間滿足TTL與非門電路的邏輯關系，（F=AB）。

(8)無扇出電路擴展閱讀：

注意事項：

通常基本的TTL門電路，其扇出數約為10 ，而性能更好的門電路的扇出數最高可達30～50。一般TTL器件的數據手冊中，並不給出出數 ，而須用計算或用實驗的方法求得，並注意在設計時留有餘地，以保證數字電路或系統能正常地運行。

通常輸出低電平電流IOL大於輸出高電平電流IOH，NOL不等於NOH，因而在實際工程設計中，常取二者中的最小值。

❾ 電路中的扇出比是什麼意思

扇出（fan-out）是定義單個邏輯門能夠驅動的數字信號輸入最大量的術語。大多數TTL邏輯門能夠為10個其他數字門或驅動器提供信號。因而，一個典型的TTL邏輯門有10個扇出信號。
在一些數字系統中，必須有一個單一的TTL邏輯門來驅動10個以上的其他門或驅動器。這種情況下，被稱為緩沖器的驅動器可以用在TTL邏輯門與它必須驅動的多重驅動器之間。這種類型的緩沖器有25至30個扇出信號。邏輯反向器（也被稱為非門）在大多數數字電路中能夠輔助這一功能。

❿ 門電路的扇出系數n指的是什麼

指的是門電路驅動負載的個數