電路模擬op

㈠ 模電的儀表放大器項目原理設計和模擬電路圖

電阻具體數值見模擬圖中所標注。

電橋左側電壓應為9.5k/19.5kx5V=2.4359V，輸入差模電回壓為Ud=2.5V-2.4359V=0.0641V

電壓放大倍數Au=(R5/R4)x(1+2R1/R7)=(50k/50k)x(1+2x50k/1k)=101倍

調低答電位器R7，可使電壓放大倍數自101倍基礎上變得更大。

輸出電壓理論值Uo=101x0.0641V=6.474V

輸出電壓實際值Uo=6.47V

失真很小很小

㈡ matlab simulink里的運算放大器在哪裡呢不是gain，是有「虛短」「虛斷」的那個

MATLAB中抄的運放在simscape/simelectronics/integrated circuits中

MATLAB實際上對電子器件的支持度是不夠的，在Powersystem裡面，只有對強電的分析，沒有電子元件。MATLAB實際上最擅長是系統模擬，信號處理。建議使用EWB、Multisim等實現電子模擬。

MATLAB虛短是說運放輸入正端和輸入負端電位相同，也就是上1埠電壓和2埠電壓相同，而這和兩點短路的現象相同，但是又不是真正的短路。

(2)電路模擬op擴展閱讀：

虛短是由於運放本身放大倍數很大，一般開環電壓放大倍數都在10000倍（80dB）以上，如果輸入一個1mV的差模電壓信號，經過10000倍放大，輸出電壓在10V左右，而運放的工作電壓一般在12V左右（或者更低）。

顯然如果輸入差模信號電壓再大一點的話，運放輸出電壓就可能是一個恆壓值，這就失去了用運放放大信號的意義，所以說輸入到運放輸入端的差模信號一般在1mV以下（接近0V），1mV本身就是一個很小的電壓，所以可以近似認為運放輸入正端和輸入負端電位相同。

㈢ 設計電路一定需要模擬嗎

模擬獲得的數據可以參考，也可以驗證你自己設計的電路是否正確，免得你自己設計的版是錯誤的而又直接做權成了實物造成不必要的麻煩，當然模擬的結果有時也是錯的，所以自己對電路的理解和實際的經驗積累也是很重要的。
不過畢業設計一般都要模擬電路圖的，這樣又便於老師一目瞭然你的電路設計方案和了解你是否熟悉有關電路設計方面的軟體使用，也就是你到底在這門課下了多少功夫了。
反正模擬也浪費不了多少時間，你就自己做一下得了，電子電路畢業設計上有模擬數據是很有必要的。

㈣ OP 積分電路

加大R2的阻值試試看，用47~100k的。
如有幫助請採納，或點擊右上角的滿意，謝謝！！

㈤ 急求Pspice演示方法 模擬步驟！！！很著急！在線等！有程序。。。

pspice是支持電路來圖模擬及其程自序模擬的，這就是一個完整的程序，不過開頭得加上一句源程序的命名，必須有，以*打頭，然後建立一個文本文件，後綴名為.cir，保存後在pspice model editor裡面進行模擬，程序的後面都有，有靜態工作點分析，有交流掃描，然後在出來的模擬窗口中就可以調取查看你所需要的波形。或者你把這段程序變成電路圖，裡面有模型定義，數字型大小都是節點號，注意別弄錯了，按照程序設置好各參數值，我以前搭過一個4頁程序的電路圖，就這樣，沒問題的。

㈥ 在模擬軟體Protues中遇到了一些麻煩，無法模擬。請朋友們幫忙翻譯一些句子

Proteus報錯
Warning: [U3_#P] SPICE failed to connect pin V+!

FATAL:
[U3_ADC#0000] Node VCC not found whilst binding pin V+ of U3_ADC#0000!Simulation FAILED e to fatal simulator errors.

在8255的屬性--hidden Pins中 改VCC為VDD,GND為VSS即可注意這段信息: "Reading
netlist... Net VDD taken as alias for
VCC Net
VSS taken as alias for GND

以下是Proteus ISIS常見問題FAQ，希望有所幫助
1.標題：Graphics Fills
問題：使用工具「BOX」和「ARC」設計好自己所創建元器件的圖形之後，在電腦屏幕上看起來非常漂亮，但是在列印輸出之後發現圖片沒有背景顏色（即圖片是黑白的）
答案：在輸出原理圖的時候，選擇BMP格式，且需要在顏色選項中選中「DISPLAY」;問題的實質是圖片的背景顏色，即使圖片是黑白顏色的，黑白顏色仍然被當作是一種背景顏色處理了。所以我們在輸出圖片的時候，必須檢查一下「顏色設置」，否則，很可能得到的是黑白的圖片。
2.標題：Pin Wiring Problem
問題：有時候在自己創建的元器件的管腳上無法實現連線
答案：應該是管腳的間距太小了。因為在ISIS中，每個元器件的管腳都要佔據一塊區域（就像自己的保護區一樣，不容別人隨意侵犯），該區域會排斥外部的走線。解決問題的方法是在走線之前先使用「2D
graphics line」工具延長管腳的引線，然後再走導線，也可以在走線的同時按住
「CTRL」鍵，直到走線繞過狹窄的保護區。當然最根本的辦法是重新編輯元器件，把其管腳間距調大一些。
3.標題：ASCII DATA IMPORT-HOW DOES IT WORK?
問題：參照ISIS中幫助文件的方法在寫字板中創建了一個文本文件（有關於ASCII
DATA的函數），然後在將其導入ISIS時，電腦屏幕上顯示出：「unexpected end of
file」的錯誤，即使文件內容是從幫助文件中復制粘貼過來的，情況還是一樣。
解決方法：在創建你所說的文本文件時，在最後的「END」命令行之後一定要加上至少一個回車換行符號。
4.標題：Changing sort column in BOM scripts
問題：我想修改清單列表中元器件的排列順序，例如把電阻和二極體按照其值的大小來排列，但是實際上元器件是按其名字標號來排列的。
解決方法：可以輸出「CSV」格式的元器件報表，然後將元器件在表格中重新排列。
不過用「HTMP output」輸出的報表看起來更美觀一些哦。
5.標題：ISIS, netlist and ARES
問題：設計好一個含有多個子電路的層次電路原理圖，然後產生網路表，將其導入ARES製作PCB圖。如果要求生成多個PCB圖，且每個PCB圖中包含獨立的子電路部分，該怎樣實現呢？
方法：如果純粹是為了製作PCB的話，問題就比較容易解決。你可以建立幾個相近的電路原理圖（每個原理圖只有子電路部分不同而已），然後依次產生網路表並生成PCB圖；如果不嫌麻煩的話，在生成PCB圖時採用手動布局元器件也可以實現你的目的，只是這種做法相當繁瑣而已。
6.標題：change design created date?(即要更改設計被創建的日期)
問題：在一個已有的原理圖的基礎上做一些修改，然後另存問別的設計文件，該設計文件的創建日期還是跟原來的原理圖的日期是一樣的，有沒有辦法修改？
答：可以用「新建設計」，而不是用「另存為」。其實修改這個時間沒有任何的實際意義，完全沒有必要這樣做。
7.問題：Proteus中滑鼠的操作有點不符合人的傳統習慣，能不能在Proteus實現更改鼠 標設置？
答：Proteus的滑鼠操作方式（左右鍵）是有點與眾不同，在開始使用時你可能真的會覺得有點不習慣，但是用久了之後你就會慢慢喜歡它了，因為用它可以簡化操作的步驟。不過Proteus的7.0版很有希望實現自由設置滑鼠的操作方式。
8.標題：question about updates
問題：如果要升級 Proteus，必須重裝Proteus後然後再運行 update 嗎？
答：不需要重裝Proteus，具體步驟如下：
1） 把license文件放在桌面上，以便查找；
2） 把任意一張Proteus的安裝盤插入光碟機中，停止其自動運行；
3） 運行最新的 PROSYS.EXE ，將完全安裝最新的升級服務包。
9.標題：simulation animate same pages
問題：能不能實現不在當前原理圖頁面下觀察模擬效果（即將觀察窗口浮起來）？
答：到目前為止，還只能在當前原理圖下觀測模擬效果，Proteus的下一個版本可能會解除這個限制。
10.標題：how to generate netlist in 4.73?
問題：我用Proteus 4.73為何只能設計原理圖，不能產生網路表並生成PCB圖?
還有，在進入ARES時，其自動產生、裝載網路表，我不想讓其自動裝載網路表，能不能實現呢？
答：你用的是Proteus限製版，它既不能產生網路表文件也不能輸出Gerber文件，僅用於業余愛好者學習。至於你想手動產生網路表，可以用Tools
-)netlist compiler,能產生多種格式的網路表文件。
11.標題：Power and GND
問題：能不能自建12VDC的電源和其他的接地方式？為什麼先用decompose分解POWER的管腳，然後用「make
symbol」命名為新的power,它不能與VCC連接？
答：可以先在原理圖中放置POWER，然後選中並左擊，在其屬性對話框中的string處輸入＋12V
，點擊OK，它就不會與VCC（其默認值為5V）連接了。接地（GND）也一樣,更改一下它的屬性就變成另外一個地腳了。「make
symbol」是用來設計元器件外形的，元器件是通過管腳連接的，GND和POWER只是代表邏輯終端，所以不能將其象普通元器件一樣分解POWER和
GND.如果你想創建自己的接地符號,可以先用畫圖工具畫出圖形，然後附上管腳號碼和名字，保存在元器件庫中。創建＋12V直流電源的具體步驟如下：
a. 點擊「Inter-sheet Terminals」圖標
b. 選擇「Power」終端，並將其放入原理圖中
c. 按右鍵選中「Power」並左擊，彈出其屬性對話框
d. 在「String」空格區輸入「＋12V」
注意：如果沒有「＋」和「－」，系統將無法識別其為電源。
元器件被分解之後就不再是一個元件了，所以不能更改它的屬性了，它只代表一種圖形符號了。
如果想創建圓形的電源圖標，只需將終端符號換成「DEFAULT」,然後按「A」建，在彈出的對話框的「String」空格區輸入「TYPE=POWER」,再點擊OK就可以了。
12.標題：ISIS accessing internet?
問題：啟動 Proteus ISIS之後，防火牆會發出警告：ISIS正試圖連接英特網，在啟動Proteus
ARES後也會碰到這種情況，請問是怎麼回事？
答：原因是你在Proteus ISIS中設置了遠端調試監視器（remote debug
monitor）,使用TCP/IP網路協議讓IP地址為127.0.0.1的電腦通過其8000埠訪問英特網，因此防火牆會提示你是否允許開關
8000埠。如果電腦沒有安裝使用防火牆的話就不會有這個問題了。
13.標題：Find plicated part
問題：電腦顯示錯誤「ERROR[ROOT10]:Duplicate part reference
xob350714#1」,這是怎麼回事？怎麼找到發生錯誤的地方？
答：發生上述錯誤的原因是有元器件的標號出現了重復；找出錯誤之處的方法是使用「Bill of
materials」工具先生成報表，然後在報表中可以發現錯誤產生的地方。通常電阻的標號為「R?」,電容的標號為「C?」,晶元的標號為「IC?」
14.標題：MAXIM max 497 part creation

問題：max497有四個輸入腳，4個輸出腳，4個GND腳，2個VCC腳,2個VEE腳，我想在用它的時候加2組獨立的電源，但是其封裝內部默認的是兩組電源的名字是相同的，所以認為他們是連接的，該怎麼解決呢？
答：
可以在創建max497的時候，給他們的管腳賦上不同的網路標號，例如將其9號和15號管腳加上相同的標號如VCC，那麼這兩個管腳就會都連到同一個電源（VCC）上，如果它們有不同的網路標號，那麼它們就會分別連到獨立的電源上。
15.標題：Multiplexer (多路轉換器)
問題：我需要一個8或16路輸入通道，4路輸出通道的多路轉換器，，怎麼找不到模型？
答：4067不就是你想找的模型嗎，它是一個CMOS模擬器件，有16個輸入腳，還有一個用來使能的EA腳。
16.標題：change component

問題：我已經用ISIS設計好一個原理圖，並製作了PCB圖，但是我突然發現需要將一個二極體更改為電阻（包括名字，封裝，型號，參數），能夠實現嗎？

答：當然可以，為了減少系統的工作量，我們增加或刪除元器件時，會改變器件的布線和標注，所以一般是從ISIS到ARES;如果只需要更改已有的元器件（例如管腳號碼和標注等），一般從ARES到ISIS.因為ARES和ISIS是可以同步的。
注意：更改元器件時，原來已經布好的導線不會消失。
17.標題：ISIS OP-AMPS
問題：在ISIS中許多光耦放大器的3號管腳為反相輸入腳，而傳統上都是2號管腳，可不可以更改呢？
答：可以，管腳號碼的順序是可以更改的，我們用Library菜單下的「decompose」命令先分解元器件，然後更改管腳號碼，再用「make
device」生成元器件。
18.標題：2D graphic background shading
問題：出於出版的目的我想要同一個原理圖中的元器件有不同的背景顏色，以實現特別區域的不同顯示，同時元器件和其導線均要可見；我用「move to
back」命令操作，結果是元器件可見，其導線卻不可見，因為導線被背景顏色掩蓋掉了。
解決方法：在ISIS中設計原理圖時，按滑鼠右鍵然後框選住需要特別顯示的元器件及其導線，再使用EDIT菜單中的「bring to
front」命令，就可以將目標前置與背景之上了，這樣元器件和導線都是可見的。
19.標題：printing problem
問題：有沒有辦法把Proteus軟體的幫助文件分章節地列印出來？好像我們只能瀏覽而不能對它進行任何處理哦。
答：如果你是被授權用戶的話，你不僅可以獲得我們免費贈與的PDF格式文件，而且還能得到使用指南的硬拷貝文件。
20.標題：Form net list
問題：完成原理圖設計後產生網路表並進入ARES，ARES界面中沒有完整的元器件管腳列表，這樣就實現不了所有器件管腳的連接。
答：可能是原理圖設計有錯誤，可以先用「Tools」菜單下的電氣規則檢查命令（即electrical rule
check）進行檢查；如果沒有錯誤的話，可以在ARES中用手動畫線的方式補上漏畫的導線。
21.標題：Assigning strategies to multiple nets
問題：如何設置一種策略可以不用依次單獨為每一根導線放置網路標號？

答：應用PAT工具，按「A」鍵，在彈出的對話框中的「String」處輸入「NET=START=NEW_STRATEGY_NAME」,然後依次在需要放置網路標號的導線上單擊滑鼠左鍵一次就可以放置網路標號。
22.標題：A problem with some component replacements
問題：為何不能將SW-SPST與BUTTON直接用滑鼠拖放實現互相替換？
答：對於開關這樣的動態器件，滑鼠點擊它有不同的含義，故不能直接替換，如要實現替換可以用如下方法：
a. 選中要被替換的元器件；
b. 按「A」鍵，進入property assignment tool窗口（即屬性設置工具）；
c. 在「STRING」處輸入「DEVICE=new part』s name」
d. 應用范圍設為「local tagged」,再點擊「OK」
23.標題：Remove components models from DSN file?
問題：從元器件庫里挑出元器件之後它就出現在DSN文件的元器件列表中，能不能把它再刪除呢？

答：如果元器件沒有用於原理圖設計，可以在元器件列表中選中，然後點擊「EDIT」菜單下的「Tidy」,就可以將元器件從列表中刪除。注意我們不能從列表中清除被放置在原理圖中的元器件。

㈦ 使用PSpice如何模擬放大電路的靜態工作點 應設置何種分析方式

分析類型是Bias Point，編程的話是用.op語句。

㈧ 方波,正弦波,三角波信號是如何產生的

信號發生器一般區分為函數信號發生器及任意波形發生器，而函數波形發生器在設計上又區分出模擬及數字合成式。眾所周知，數字合成式函數信號源無論就頻率、幅度乃至信號的信噪比（S/N）均優於模擬，其鎖相環（PLL）的設計讓輸出信號不僅是頻率精準，而且相位抖動(phaseJitter)及頻率漂移均能達到相當穩定的狀態，但畢竟是數字式信號源，數字電路與模擬電路之間的干擾，始終難以有效克服，也造成在小信號的輸出上不如模擬式的函數信號發生器。
談及模擬式函數信號源，結構圖如下：
這是通用模擬式函數信號發生器的結構，是以三角波產生電路為基礎經二極體所構成的正弦波整型電路產生正弦波，同時經由比較器的比較產生方波。
而三角波是如何產生的，公式如下：
換句話說，如果以恆流源對電容充電，即可產生正斜率的斜波。同理，右以恆流源將儲存在電容上的電荷放電即產生負斜率的斜波，電路結構如下：
當I1=I2時，即可產生對稱的三角波，如果I1>>I2，此時即產生負斜率的鋸齒波，同理I1<<I2即產生正斜率鋸齒波。
再如圖二所示，開關SW1的選擇即可讓充電速度呈倍數改變，也就是改變信號的頻率，這也就是信號源面板上頻率檔的選擇開關。同樣的同步地改變I1及I2，也可以改變頻率，這也就是信號源上調整頻率的電位器，只不過需要簡單地將原本是電壓信號轉成電流而已。
而在占空比調整上的設計有下列兩種思路：
1、頻率（周期）不變，脈寬改變，其方法如下：
改變電平的幅度，亦即改變方波產生電路比較器的參考幅度，即可達到改變脈寬而頻率不變的特性，但其最主要的缺點是占空比一般無法調到20%以下，導致在采樣電路實驗時，對瞬時信號所採集出來的信號有所變動，如果要將此信號用來作模數（A/D)轉換，那麼得到的數字信號就發生變動而無所適從。但不容否認的在使用上比較好調。
2、占空比變，頻率跟著改變，其方法如下：
將方波產生電路比較器的參考幅度予以固定（正、負可利用電路予以切換），改變充放電斜率，即可達成。
這種方式的設計一般使用者的反應是「難調」，這是大缺點，但它可以產生10%以下的占空比卻是在采樣時的必備條件。
以上的兩種占空比調整電路設計思路，各有優缺點，當然連帶的也影響到是否能產生「像樣的」鋸齒波。
接下來PA（功率放大器）的設計。首先是利用運算放大器（OP)，再利用推拉式(push-pull)放大器（注意交越失真Cross-distortion的預防）將信號送到衰減網路，這部分牽涉到信號源輸出信號的指標，包含信噪比、方波上升時間及信號源的頻率響應，好的信號源當然是正弦波信噪比高、方波上升時間快、三角波線性度要好、同時伏頻特性也要好，（也即頻率上升，信號不能衰減或不能減太大），這部分電路較為復雜，尤其在高頻時除利用電容作頻率補償外，也牽涉到PC板的布線方式，一不小心，極易引起振盪，想設計這部分電路，除原有的模擬理論基礎外尚需具備實際的經驗，「TryError」的耐心是不可缺少的。
PA信號出來後，經過π型的電阻式衰減網路，分別衰減10倍（20dB)或100倍（40dB),此時一部基本的函數波形發生器即已完成。（注意：選用π型衰減網路而不是分壓電路是要讓輸出阻抗保持一定）。
一台功能較強的函數波形發生器，還有掃頻、VCG、TTL、TRIG、GATE及頻率計等功能，其設計方式在此也順便一提：
1.掃頻：一般分成線性（Lin)及對數（Log)掃頻；
2.VCG：即一般的FM，輸入一音頻信號，即可與信號源本身的信號產生頻率調制；
上述兩項設計方式，第1項要先產生鋸齒波及對數波信號，並與第2項的輸入信號經過多路器（Multiplexer)選擇，然後再經過電壓對電流轉換電路，同步地去加到圖二中的I1、I2上；
3.TTL同步輸出：將方波經三極體電路轉成0(Low)、5V(High)的TTL信號即可。
但注意這樣的TTL信號須再經過緩沖門（buffer)後才能輸出，以增加扇出數（FanOut)，通常有時還並聯幾個buffer。而TTLINV則只要加個NOTGate即可；
4.TRIG功能：類似OneShot功能，輸入一個TTL信號，則可讓信號源產生一個周期的信號輸出，設計方式是在沒信號輸入時，將圖二的SWI接地即可；
5.Gate功能：即輸入一個TTL信號，讓信號源在輸入為Hi時，產生波形輸出，直到輸入為LOW時，圖二SWI接地而關掉信號源輸出；
6.頻率計：除市場上簡易的刻度盤顯示之外，無論是LED數碼管或LCD液晶顯示頻率，其與頻率計電路是重疊的，方塊圖如下：
2.任意波形發生器，模擬實驗的最佳儀器
任意波形發生器是信號源的一種，它具有信號源所有的特點。我們傳統都認為信號源主要給被測電路提供所需要的已知信號（各種波形），然後用其它儀表測量感興趣的參數。可見信號源在電子實驗和測試處理中，並不測量任何參數而是根據使用者的要求，模擬各種測試信號，提供給被測電路，以達到測試的需要。
信號源有很多種，包括正弦波信號源，函數發生器、脈沖發生器、掃描發生器、任意波形發生器、合成信號源等。一般來講任意波形發生器，是一種特殊的信號源，綜合具有其它信號源波形生成能力，因而適合各種模擬實驗的需要。
一、函數功能，模擬基礎實驗室設計人員的環境
函數信號源是使用最廣的通用信號源，它能提供正弦波、鋸齒波、方波、脈沖串等波形，有的還同時具有調制和掃描能力，眾所周知，在我們的基礎實驗中（如大學電子實驗室、科研機構研究實驗室、工廠開發實驗室等），我們設計了一種電路，需要驗證其可靠性與穩定性，就需要給它施加理想中的波形以辨別真偽。如我們可使用信號源的DC補償功能對固態電路控制DC偏壓電平；我們可對一個懷疑有故障的數字電路，利用信號源的方波輸出作為數字電路的時鍾，同時使用方波加DC補償產生有效的邏輯電平模擬輸出，觀察該電路的運行狀況，而證實故障缺陷的地方。總之利用任意波形發生器這方面的基礎功能，能模擬您基礎實驗室所必須的信號。
二、任意波形，模擬模擬更復雜的信號要求
眾所周知，在我們實際的電子環境所設計的電路在運行中，由於各種干擾和響應的存在，實際電路往往存在各種信號缺陷和瞬變信號，例如過脈沖、尖峰、阻尼瞬變、頻率突變等（見圖1，圖2），這些情況的發生，如在設計之初沒有考慮進去，有的將會產生災難性後果。例如圖1中的a處過尖峰脈沖，如果給一個抗沖能力差的電路，將可能會導致整個設備「燒壞」。確認電路對這樣一個狀況敏感的程度，我們可以避免不必要的損失，該方面的要求在航天、軍事、鐵路和一些情況比較復雜的重要領域尤其重要。
由於任意波形發生器特殊的功能，為了增強任意波形生成能力，它往往依賴計算機通訊輸出波形數據。在計算機傳輸中，通過專用的波形編輯軟體生成波形，有利於擴充儀器的能力，更進一步模擬模擬實驗。同時由於編輯一個任意波形有時需要花費大量的時間和精力，並且每次編輯波形可能有所差異這樣有的任意波形發生器，內置一定數量的非易失性存儲器，隨機存取編輯波形，有利於參考對比；或通過隨機介面通訊傳輸到計算機作更進一步分析與處理。
三、下載傳輸，更進一步實時模擬
在一些軍事、航空、交通製造業等領域中，有些電路運行環境很難估計，在實驗設計完成之後，在現實環境還需要作更進一步實驗，有些實驗的成本很高或者風險性很大（如火車高速實驗時鐵軌變換情況、飛機試機時螺旋槳的運行情況等），人們不可能長期作實驗判斷所設計產品（例如高速火車、飛機）的可行性和穩定性等；我們就可利用有些任意波形發生器波形下載功能，在作一些麻煩費用高或風險性大的實驗時，通過數字示波器等儀器把波形實時記錄下來，然後通過計算機介面傳輸到信號源，直接下載到設計電路，更進一步實驗驗證。
綜上所述，任意波形發生器是電子工程師信號模擬實驗的最佳工具。我們選購時除關心傳統信號源的缺陷——頻率精度、頻率穩定度、幅度精度、信號失真度外，更應關心它編輯與波形生存和下載能力，同時也要注意它的輸出通道數，以便同步比較兩信號的相移特性，更進一步達到模擬實驗狀態。
圖1有尖脈沖的數字信號
圖2有頻率突變的方波

㈨ 需要看懂拉扎維的coms模擬集成電路設計需要掌握哪些基礎知識，具體一點，本人現在大二，以後想做數字

這種問題應該多問問eetop或者度娘會更好一些。轉一下eetop的鏈接，以供參考：
模擬集成電路設計三本經典教材學習經驗

分割線以下來自eetop論壇中模擬集成電路設計三本經典教材學習經驗的回帖內容，作者：eetop論壇ID為「飛天白狐」。（不知道這個ID是不是真正的作者，也許是該ID引用自網路其他地方吧，總之向「模擬電路的四重境界」的作者致敬！）

——————————————————————————————————————————

三本書後，基本上你算入門了，可以跟大牛做項目了，然後多看IEEE的資料，（基準源，運放，比較器）是要繼續訓練的，（有位大俠談過了，看帖子，模擬電路的四重境界--文章結尾有）。然後再從CMOS 到BICMOS等等！！
我再推薦兩本好書（專業性更強）introcation to cmos op-amps and comparators;design of analogy chip
本人剛剛學習，說得不好，不專業，還請各位朋友多多提醒

模擬電路的四重境界

復旦攻讀微電子專業模擬晶元設計方向研究生開始到現在五年工作經驗，已經整整八年了，其間聆聽過很多國內外專家的指點。最近，應朋友之邀，寫一點心得體會和大家共享。
我記得本科剛畢業時，由於本人打算研究感測器的，後來陰差陽錯進了復旦逸夫樓專用集成電路與系統國家重點實驗室做研究生。現在想來這個實驗室名字大有深意，只是當時惘然。電路和系統，看上去是兩個概念， 兩個層次。 我同學有讀電子學與信息系統方向研究生的，那時候知道他們是「系統」的， 而我們呢，是做模擬「電路」設計的，自然要偏向電路。而模擬晶元設計初學者對奇思淫巧的電路總是很崇拜，尤其是這個領域的最權威的雜志JSSC （IEEE Journal of solid state circuits）， 以前非常喜歡看， 當時立志看完近二十年的文章，打通奇經八脈，總是憧憬啥時候咱也灌水一篇， 那時候國內在此雜志發的文章鳳毛麟角， 就是在國外讀博士，能夠在上面發一篇也屬優秀了。
讀研時，我導師是鄭增鈺教授，李聯老師當時已經退休，逸夫樓邀請李老師每個禮拜過來指導。鄭老師治學嚴謹，女中豪傑。李老師在模擬電路方面屬於國內先驅人物，現在在很多公司被聘請為專家或顧問。 李老師在87年寫的一本(運算放大器設計);即使現在看來也是經典之作。李老師和鄭老師是同班同學，所以很要好，我自然相對於我同學能夠幸運地得到李老師的指點。李老師和鄭老師給我的培養方案是：先從運算放大器學起。所以我記得我剛開始從小電流源開始設計。那時候感覺設計就是靠模擬調整參數。但是我卻永遠記住了李老師語重心長的話：運放是基礎，運放設計弄好了，其他的也就容易了。
當時不大理解，我同學的課題都是AD/DA，鎖相環等「高端」的東東，而李老師和鄭老師卻要我做「原始」的模塊，我僅有的在(固體電子學) （國內的垃圾雜志）發過的一篇論文就是軌到軌(rail-to-rail)放大器。 做的過程中很郁悶，非常羨慕我同學的項目，但是感覺李老師和鄭老師講的總有他們道理，所以我就專門看JSSC運放方面的文章，基本上近20多年的全看了。當時以為很懂這個了，後來工作後才發現其實還沒懂。 所謂懂，是要真正融會貫通，否則塞在腦袋裡的知識再多，也是死的。但是運算放大器是模擬電路的基石，只有根基扎實方能枝繁葉茂，兩位老師的良苦用心工作以後才明白。總的來說，在復旦，我感觸最深的就是鄭老師的嚴謹治學之風和李老師的這句話。
碩士畢業，去找工作，當時有幾個offer。 我師兄孫立平， 李老師的關門弟子，推薦我去新濤科技，他說裡面有個常仲元，魯汶天主教大學博士，很厲害。我聽從師兄建議就去了。新濤當時已經被IDT以8500萬美金收購了，成為國內第一家成功的晶元公司。面試我的是公司創始人之一的總經理Howard. C. Yang（楊崇和）。 Howard是Oregon State University 的博士，鎖相環專家。面試時他當時要我畫了一個兩級放大器帶Miller補償的， 我很熟練。他說你面有個零點，我很奇怪，從沒聽過，雲里霧里，後來才知道這個是Howard在國際上首先提出來的， 等效模型中有個電阻，他自己命名為楊氏電阻。 當時出於禮貌，不斷點頭。不過他們還是很滿意，反正就這樣進去了。我呢，面試的惟一的遺憾是沒見到常仲元， 大概他出差了。
進入新濤後，下了決心准備術業有專攻。因為本科和研究生時喜歡物理，數學和哲學，花了些精力在這些上面。工作後就得真刀真槍的幹了。每天上班模擬之餘和下班後，就狂看英文原版書。第一本就是現在流行的Razavi的那本書。讀了三遍。感覺大有收獲。那時候在新濤，初生牛犢不怕虎，應該來說，我還是做得很出色的，因此得到常總的賞識，被他評價為公司內最有potential的人。偶爾常總會過來指點一把，別人很羨慕。其實我就記住了常總有次聊天時給我講的心得， 他大意是說做模擬電路設計有三個境界：第一是會手算，意思是說pensile-to-paper， 電路其實應該手算的，模擬只是證明手算的結果。第二是，算後要思考，把電路變成一個直觀的東西。 第三就是創造電路。
我大體上按照這三部曲進行的。Razavi的那本書後面的習題我仔細算了。公司的項目中，我也力圖首先以手算為主， 放大器的那些參數，都是首先計算再和模擬結果對比。久而久之，我手計算的能力大大提高，一些小信號分析計算，感覺非常順手。這里講一個小插曲，有一次在一個項目中，一個保護迴路AC模擬總不穩定， 調來調去，總不行，這兒加電容，那兒加電阻，試了幾下都不行，就找常總了。因為這個迴路很大，所以感覺是瞎子摸象。常總一過來三下五除二就擺平了， 他仔細看了，然後就導出一個公式，找出了主極點和帶寬表達式。通過這件事，我對常總佩服得五體投地， 同時也知道直觀的威力。所以後來看書時，都會仔細推導書中的公式，然後再直觀思考信號流， 不直觀不罷手。一年多下來， 對放大器終於能夠透徹理解了，感覺學通了， 通之後發現一通百通。最後總結：放大器有兩個難點，一個是頻率響應，一個是反饋。其實所謂電路直觀，就是用從反饋的角度來思考電路。每次分析了一些書上或者JSSC上的「怪異」電路後，都會感嘆：反饋呀，反饋！然後把分析的心得寫在paper上面。 學通一個領域後再學其他相關領域會有某種「加速」作用。
常總的方式是每次做一個新項目時，讓下面人先研究研究。我在離開新濤前，做了一個鎖相環。 我以前沒做過，然後就把我同學的碩士論文，以及書和很多paper弄來研究，研究了一個半月，常總過來問我：鎖相環的3dB帶寬弄懂了吧？ 我笑答：早就弄懂了。我強大的運放的頻率響應知識用在鎖相環上，小菜了。我這時已經去研究高深的相位雜訊和jitter了。之後不久，一份30多頁的英文研究報告發出來，常總大加贊賞！。
後來在COMMIT時，有個項目是修改一個RF Transceiver晶元， 使之從WCDMA到TD-SCDMA。裡面有個基帶模擬濾波器。我以前從沒接觸過濾波器，就花了兩個月時間，看了三本英文原版書，第一本有900多頁，和N多paper， 一下子對整個濾波器領域，開關電容的，GmC的，Active RC的都懂了。提出修改方案時， 由於我運放根基扎實，看文章時對於濾波器信號流很容易懂，所以很短時間就能一個人提出晶元電路原理分析和修改方案。最後報告寫出來（也是我的又一個得意之作），送給TI. TI那邊對這邊一下子肅然起敬，Conference call時， 他們首先說這份報告是「Great job!」，我英文沒聽懂，Julian對我誇大拇指，說「他們對你評價很高呢」。後來去Dallas， TI那邊對我們很尊敬， 我做報告時，很多人來聽。總之，現在知道，凡事情，基礎很重要，基礎扎實學其他的很容易切入， 並且越學越快。
我是02年 11月去的COMMIT，當時面試我的也是我現在公司老闆Julian。 Julian問我：你覺得SOC (system on chip)設計的環節在哪兒？ 我說：應該是模擬電路吧，這個比較難一些。Julian說錯了，是系統。我當時很不以為然， 覺得模擬電路工程師應該花精力在分析和設計電路上。 Julian後來自己run了現在這公司On-Bright，把我也帶來， 同時也從TI拉了兩個，有一個是方博士。我呢，給Julian推薦了朱博士。這一兩年，我和朱博士對方博士佩服得五體投地。方博士是TI華人裡面的頂級高手， 做產品能力超強。On-Bright現在做電源晶元，我和朱博士做了近兩年，知道了系統的重要性。晶元設計最終一定要走向系統， 這個是晶元設計的第四重境界。電路如同磚瓦，系統如同大廈。晶元設計工程師一定要從系統角度考慮問題，否則就是只見樹木，不見森林。電源晶元中，放大器，比較器都是最最普通的， 其難點在於對系統的透徹理解。在On-Bright，我真正見識了做產品，從定義到設計，再到debug， 晶元測試和系統測試，最後到RTP (release to proction)。 Julian把TI的先進產品開發流程和項目管理方式引入On-Bright，我和朱博士算是大開眼界，也知道了做產品的艱辛。

Analog Integrated Circuit Design, David Johns, Ken Martin, University of Toronto, John Wiley, Inc. A must read classic book on CMOS. Good circuit cook book and circuit theory. The part of Switched-capacitor PLL parts are very good and you must know it.
Microelectronic Circuits (the latest edition is 4th). Adel S. Sedra, Kenneth C. Smith, Oxford, 1998 (University of Toronto). A very good book! It is for undergraates, easy to understand and the summery is very good and equation is very insightful. A must-read book before interview.
CMOS Analog Circuit Design, Phillip E. Allen and Douglas R. Holberg, Published in 1987. A little older but still worth to read. (It has a later edition (2002 ?, but I have not found time to read yet).
Design of analog CMOS Integrated Circuits, Behzad Razavi, McGraw-Hill, 2001. A textbook used by many schools. It helps you understanding lot of the circuits, but too simple to use in real design. I should say it is a very good theory book. Not ENGINEER book. Anyway IT ALL BEGINS FROM MAXWELL'S EQUATIONS, RIGHT?

㈩ 誰能給一段關於Hspice和Viewlogic的介紹

Star-Hspice有著無與倫比的優勢用於快速精確的電路和行為模擬。它使電路級性能分析變得容易，並且生成可利用的Monte Carlo、最壞情況、參數掃描（sweep），數據表掃描分析，而且還使用了最可靠的自動收斂特性。Star-Hspice是組成全套Avant！工具的基礎，並且為那些需要精確的邏輯校驗和電路模型庫的實際晶體管特性服務。 被Star-Hspice模擬的電路的大小局限於計算機所使用的虛擬內存。Star-Hspice軟體對介面可用於各式各樣設計框架的各種計算機平台作了優化。

Star-Hspice 與絕大多數SPICE的變種相兼容，並有如下附加的特徵： ◆ 優秀的收斂性 ◆ 精確的模型，包括許多加工模型 ◆ 層次節點命名參考 ◆ 對模型和電路單元的最優化，在AC，DC和瞬態模擬中，帶有遞增和同步的多參數優化。 ◆ 帶解釋的Monte Carlo和極壞設計支持
◆ 可參數化單元的輸入輸出及行為算術描述（algebraics） ◆ 有對高級邏輯模擬器校驗庫模型的單元特徵化工具 ◆ 對PCB板，多晶元，包裝，IC技術的幾何損耗耦合傳輸線 ◆ 離散部件，針腳，包裝和銷售商IC庫 ◆ 來自於多重模擬的AvanWaves 互動式波形圖和分析

Star-Hspice優化模擬電路模擬器試Anvant!公司的工業級的電路分析軟體，用以電子電路的穩態、瞬態及頻域的模擬和分析。該軟體可以精確的模擬、分析、優化從直流到高於100GHz頻率的微波的電路。
集成電路級和系統級的模擬需要組織結構的計劃和晶體管模型與子電路(Subcircuit)間的交互作用。工作於小型電路的方法或許有太多的局限性，當它被應用於高級模擬。

Viewlogic公司所出的Workview Office軟體(PC版)與Powerview軟體(工作站版)系專業積體電路設計與模擬軟體，具備完整Front-End設計環境，可用來進行電路圖之繪制與模擬、Verilog與VHDL模擬及邏輯合成。