2n分频电路

A. 什么是分频计数器

分频计数器是最基本的时序电路，它不仅可以用来统计输入脉冲的个数，还可作为数字系统中的分频、定时电路，用途相当广泛。

一个数字系统中往往需要多种频率的时钟脉冲作为驱动源，这样就需要对FPGA的系统时钟（频率较高）进行分频。

比如在进行流水灯、数码管动态扫描设计时不能直接使用系统时钟（太快而肉眼无法识别），或者需要进行通信时，

由于通信速度不能太高（由不同的标准限定），这样就需要对系统时钟分频以得到较低频率的时钟。

分频器主要分为偶数分频、奇数分频、半整数分频和小数分频，如果在设计过程中采用参数化设计，就可以随时改变参量以得到不同的分频需要。

在对时钟要求不是很严格的FPGA系统中，分频通常都是通过计数器的循环计数来实现的。

(1)2n分频电路扩展阅读

分频计数器的种类：

偶数分频（2N）

偶数分频最为简单，很容易用模为N的计数器实现50％占空比的时钟信号，即每次计数满N（计到N－1）时输出时钟信号翻转。

奇数分频（2N＋1）

使用模为2N＋1的计数器，让输出时钟在X－1（X在0到2N－1之间）和2N时各翻转一次，则可得到奇数分频器，但是占空比并不是50％（应为X／（2N＋1））。

得到占空比为50％的奇数分频器的基本思想是：将得到的上升沿触发计数的奇数分频输出信号CLK1。

和得到的下降沿触发计数的相同（时钟翻转值相同）奇数分频输出信号CLK2，最后将CLK1和CLK2相或之后输出，就可以得到占空比为50％的奇数分频器。

B. 怎样做一个二分频电路

用一个2、2μF电容与高音喇叭串联，低音喇叭直接接在功放上。高音喇叭千万不要直接接在功放内上，要烧了。低容音喇叭本来就是一个电感，对高频信号影响很小，低音其实可以不要分频。实在要的话，串联一个电感，可以自己绕1mm的漆包线在中性笔上绕20至30圈。

(2)2n分频电路扩展阅读：

电原理图只需易看易懂、图形美观及制图方便即可，而从普通的电原理图要想象出实际电路的构造是很困难的。尤其是高频电路，更与一般电路有所不同。它需要考虑引线长短，元器件安排等。如果不考虑电路实际情况，根据原理图装配电路。

会遇到许多问题，重则会使电路无法正常工作。所以在实际装配之前应有一个指导装配的装配图，在装配图上，不仅应反映各元器件的装配位置．还应指出某些重要线路如信号线、地线等的具体要求。当然画成正规的更接近实际的装配罔更好，一般要在搭成电路完成调试后，再根据实际情况画成正规装配图。

在高频电路中，原理罔设计完成后，即使改画成具有指导意义的装配图，马上着手进行印制电路板PCB设计具有较大风险。应根据装配图先组装一个实验电路进行性能试验，然后考虑是否用PCB进行装配．如果用PCB装配，则应尽量接近实验电路。

C. 什么叫分频，什么叫倍频，举例说明

分频，受外部周期信号激励的震荡，其频率恰为激励信号频率的纯分数，都叫做分频。实现分频的电路或装置称为“分频器”。
分频作用是保证主板的外频变化时PCI等外设的工作频率能够固定在标准频率下，例如PCI的33MHz，也就是说当外频变化时，这个分频除以分频数字，便能得到PCI的工作频率。现在CPU外频最高能够取到200MHz,这样当外频为200MHz的时候，如果主板支持六分频也就是说200除以6就得到PCI的标准频率33MHz。为什么要求主板支持高分频呢？这是因为如果PCI、AGP等设备工作在非标准频率下会对这些设备造成一定损害。
倍频，基频以外的其他振动能级跃迁产生的红外吸收频率统称为倍频。v=0至v=2的跃迁称为第一个倍频2n，相应地3n, 4n……等均称为倍频。
使获得频率为原频率整数倍的方法。利用非线性器件从原频率产生多次谐波，通过带通滤波器选出所需倍数的那次谐波。在数字电路中则利用逻辑门来实现倍频。
倍频系数是指CPU主频与外频之间的相对比例关系。最初CPU主频和系统总线速度是一样的，但CPU的速度越来越快，倍频技术也就相应产生。它的作用是使系统总线工作在相对较低的频率上，而CPU速度可以通过倍频来提升。CPU主频计算方式为：主频 = 外频 x 倍频。倍频也就是指CPU和系统总线之间相差的倍数，当外频不变时，提高倍频，CPU主频也就越高。但实际上，在相同外频的前提下，高倍频的CPU本身意义并不大。这是因为CPU与系统之间数据传输速度是有限的，一味追求高倍频而得到高主频的CPU就会出现明显的“瓶颈”效应——CPU从系统中得到数据的极限速度不能够满足CPU运算的速度。
CPU的倍频，全称是倍频系数。CPU的核心工作频率与外频之间存在着一个比值关系，这个比值就是倍频系数，简称倍频。理论上倍频是从1.5一直到无限的，但需要注意的是，倍频是以0.5为一个间隔单位。外频与倍频相乘就是主频，所以其中任何一项提高都可以使CPU的主频上升。
原先并没有倍频概念，CPU的主频和系统总线的速度是一样的，但CPU的速度越来越快，倍频技术也就应允而生。它可使系统总线工作在相对较低的频率上，而CPU速度可以通过倍频来无限提升。那么CPU主频的计算方式变为：主频 = 外频 x 倍频。也就是倍频是指CPU和系统总线之间相差的倍数，当外频不变时，提高倍频，CPU主频也就越高。
一个CPU默认的倍频只有一个，主板必须能支持这个倍频。因此在选购主板和CPU时必须注意这点，如果两者不匹配，系统就无法工作。此外，现在CPU的倍频很多已经被锁定，无法修改。

D. 急求:4060 振荡分频 4518计数器 4511译码器(7个管脚) 的3个电路图

如图所示为PLL脉冲发生电路。该电路为锁相环(PLL)脉冲发生器电路。锁相环对晶振进行分频得1kHz信号作为步进频率，在输出端获得10kHz 999kHz的脉冲波形。集成块74HC4060是内部具有非门和1/2n分频电路的集成芯片，其中，非门与频率为4.096MHz晶振构成振荡电路，分频电路对此进行分频获得lkHz基准频率的信号。TC9122P是高速可编程计数器，其分频比由BCD码决定，由编程数据决定的分频比范围为8～999，本电路工作在10～999的分频比上。74HC4060内部有3种相位比较器，其中相位比较器PC2把输出频率同基准频率的正沿进行比较，从而控制其反馈。VC0的振荡频率由Cx、R1和R2决定，其最低、最高频率为：..

E. 怎么自制一个音响二分频器。都需要什么越简单越好。

你想做一个两分频器，完全没有问题。

需要准备两个塑料框架，水暖废生料带框架就可以用，做两个低音电感线圈L。如图：

高音喇叭采用串联电容器分频，图中的C为电解电容器，容量为5～10微法，容量越大高音喇叭声音就越大。

F. 如何用计数器实现任意分频

如果是6分频，就取计数6个脉冲后计数器的输出（八位二进制计数器为01100000，二位BCD码计数器为0110，0000）为4-16译码器（如MC14514）的输入，取4-16译码器的S6脚作为输出，就是6分频器，10分频器依此类推，取计数10个脉冲后计数器的输出（八位二进制计数器为01010000，二位BCD码计数器为0101，0000）为4-16译码器的输入，取4-16译码器的S10脚作为输出，30分频器则需用两个4-16译码器共同组成5-32位译码器，其他参照6分频器和10分频器。

G. cd4013的N/2分频电路

图3是5/2分频电路。IC1、IC2、IC3三级触发器级联为8分频电路，电容C起滤波作用，输出信号fo从IC2的Q2端输出。电路中有Q1、Q3两个反馈控制。从图4工作波形可知，Q1的反馈信号中每两个反馈信号中就有一个受到Q3反馈波形的影响，所以在A点仅能形成几百毫微秒宽的脉冲。由于电容C的作用，Q1的反馈信号(即一窄脉冲)被滤除掉，如图4波形A的虚线所示。最后在Q2端输出fo信号。fo每变化一个周期，对应于输入信号fi的两个半周期，即fo的频率为fi的2/5。
图5是7/2分频电路。该电路与图3相似，区别在于电路中一个反馈信号在图3中是从Q1端引出的，而图5是从Q2端引出的，fo信号从Q2端输出。电路有Q2、Q3两级反馈，由于Q2反馈信号受Q3反馈的影响，在A点仅能形成几百毫微秒宽的窄脉冲，此窄脉冲被电容C滤除掉，因此Q2反馈不起作用，电路实际上只有一个Q3反馈，因而使得fo输出信号每变化一个周期，对应于fi输入信号的三个半周期，即fo的频率为fi的2/7。其工作波形如图6所示。
上面介绍的N/2分频电路仅限于N≤7，当N≥7时，可根据分频N值的大小，相应增加二分频级数，并恰当引接反馈信号走线，便可得到N≥7的分频电路。下面仅介绍一例9/2分频电路，如图7所示。图8是其工作波形。
IC1～IC4四级D触发器组成16分频电路，fo信号从Q3输出，电路有Q1、Q4两级反馈。其工作原理与上述有关分频电路相似，波形图上A点虚线脉冲表示为电容C滤除掉的Q1反馈信号。从图8中可知，只要fi输入四个半周期的时钟信号，就输出一个周期信号fo，即fo的频率为fi的2/9。

H. 二分频原理和方法

二分频电路输入信号过零上升沿每到来一次二分频器状态翻转一次便可得到二分频。

I. 怎么来理解二分频电路

二分频电路 的介绍：
二分频是通过有分频作用的电路结构，在时钟每触发2个周期时，电路输出1个周期信号。

分频就是用同一个时钟信号通过一定的电路结构转变成不同频率的时钟信号。

比如用一个脉冲时钟触发一个计数器，计数器每计2个数就清零一次并输出1个脉冲，那么这个电路就实现了二分频功能。