表决性电路

『壹』 多数表决电路,要求A、B、C三人中只要有两人以上（包括两人）同意,则决议就能通过，其中A有表决权

ABC中三个人，只要两人包括同意就可以解决的

『贰』 设计一个三人表决电路，当多数人同意时，议案通过，否则不通过 要求分别用 下电路芯片实现:

1）门电路：

2）4LS138是一个3-8译码器，把对应于输入为011，101，110，111的输出端（4个）经门电路组合后即可。（电路图略）

『叁』 设计一个表决电路，要求输出信号的电平与三个输入信号的多数电平一致（要求用与非门实现）

摘要 组合逻辑电路组合逻辑电路 概述 概述 一、组合逻辑电路的特点 逻辑功能特点电路在任何时刻的输出状态只取决于该时刻的输入 状态，而与原来的状态无关。 m-1组合逻辑 电路 二、组合电路逻辑功能的表示方法 真值表，卡诺图，逻辑表达式，时间图(波形图) 三、组合电路分类 按逻辑功能不同： 加法器 比较器 编码器 译码器 数据选择器和分配器 只读存储器 按开关元件不同： CMOS TTL 按集成度不同： SSI MSI LSI VLSI 组合电路的基本分析方法一、分析方法 逻辑图 逻辑表达式 化简 真值表 说明功能 分析目的： 确定输入变量不同取值时功能是否满足要求； 得到输出函数的标准与或表达式，以便用MSI、 LSI 实现； 得到其功能的逻辑描述，以便用于包括该电路的系 统分析。 变换电路的结构形式(如：与或 表达式真值表 功能判断输入信号极性是否相同的电路— 符合电路 分析图中所示电路的逻辑功能，输入信号A、B、C、D是一组二进制代码。 ABAB WCWC XDXD 分析图中所示电路的逻辑功能，输入信号A、B、C、D是一组二进制代码。 化简ABC ABAB ABCD 分析图中所示电路的逻辑功能，输入信号A、B、C、D是一组二进制代码。 功能说明：当输入四位代码中1 的个数为奇数时输出 为1，为偶数时输出为0 —检奇电路。 ABCD 3.1.2组合电路的基本设计方法 一、设计方法 逻辑抽象 列真值表 写表达式 化简或变换 画逻辑图 逻辑抽象： 根据功能要求列出真值表根据所用元器件(分立元件或集成芯片)的情况将 函数式进行化简或变换。 化简或变换： 设定变量：二、设计举例 设计一个表决电路，要求输出信号的电平与三个输入信号中的多数电平一致。 设计一个表决电路，要求输出信号的电平与三个输入信号中的多数电平一致。 列真值表(2)写输出表达式并化简 ABC ABAC BC ABAC BC ABAC BC 设计一个表决电路，要求输出信号的电平与三个输入信号中的多数电平一致。 二、设计举例 设计一个表决电路，要求输出信号的电平与三个输入信号中的多数电平一致。 用与门和或门实现AB AC BC ABBC AC—用与非门实现 AB AC BC 设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿灯只有一个亮，否则视 为故障状态，发出报警信号，提醒有关人员修理。 (1)逻辑抽

『肆』 表决器电路设计

呵呵,是个纯数电问题抄。
作为数电的这种问题，你应该首先知道有几个输入、几个输出。
以9人为例，即9个输入端，3个输出端；输入端有“弃权”后，就有3种信号了，所以要再加译码器和数据选择器。
另外，强调一下有4人弃权后的再议问题，可以单独对“弃权”这个信号进行技数大于等4时，输出直接就是“再议”，考虑它的优先级（74LS148）。
很怀念以前参加全国大学生电子设计大赛的日子，这个思路应该差不多。

『伍』 设计一个三人表决电路，结果按“少数服从多数”的原则确定，逻辑电路要求全用与非门实现。）

真值表：

ABC Y

000 0

001 0

010 0

011 1

100 0

101 1

110 1

111 1

逻辑函数表达式：

Y＝AB＋BC＋CA。

(5)表决性电路扩展阅读：

逻辑电路分组合逻辑电路和时序逻辑电路。前者由最基本的“与门”电路、“或门”电路和“非门”电路组成，其输出值仅依赖于其输入变量的当前值，与输入变量的过去值无关—即不具记忆和存储功能。

后者也由上述基本逻辑门电路组成，但存在反馈回路—它的输出值不仅依赖于输入变量的当前值，也依赖于输入变量的过去值。

由于只分高、低电平，抗干扰力强，精度和保密性佳。广泛应用于计算机、数字控制、通信、自动化和仪表等方面。最基本的有与电路、或电路和非电路。

『陆』 设计表决电路

『柒』 设计一个多数表决电路

BC相或，结果 与A

『捌』 三人表决电路当多数人同意时议案通过否则不通过要求分别用 下电路芯片实现1）门电路2) 线译码器 4LS1 38

怎么这样出题的，都可以，但使用138译码器+与非门电路最为方便。

『玖』 设计一个三人表决电路，ABC c具有否定权，用与非门实现怎么做求教

表决是2人及以上通过有效，但由于C有否决权，所以只有在C通过A或B的表决才有效。

1、逻辑表达式Y=AC+BC=[（AC）'（BC）']'

2、逻辑电路图：