集成电路制造工艺流程

⑴ 芯片制造的工艺流程是什么啊，还有它的及执行标准，急急~！在线等

显示芯片是显卡的核心芯片，它的性能好坏直接决定了显卡性能的好坏，它的主要任务就是处理系统输入的视频信息并将其进行构建、渲染等工作。显示主芯片的性能直接决定了显示卡性能的高低。不同的显示芯片，不论从内部结构还是其性能，都存在着差异，而其价格差别也很大。显示芯片在显卡中的地位，就相当于电脑中CPU的地位，是整个显卡的核心。因为显示芯片的复杂性，目前设计、制造显示芯片的厂家只有NVIDIA、ATI、SIS、3DLabs等公司。家用娱乐性显卡都采用单芯片设计的显示芯片，而在部分专业的工作站显卡上有采用多个显示芯片组合的方式。

⑵ 在集成电路生产过程中用到的工艺方法有哪些

硅集成电路工艺的详细介绍
http://blog.163.com/huagu@126/blog/static/1629483820079372556458/

⑶ LED芯片制造工艺流程

外延片→清洗→镀透明电极层→透明电极图形光刻→腐蚀→去胶→平台图形光刻→干法刻蚀→去胶→退火→SiO2沉积→窗口图形光刻→SiO2腐蚀→去胶→N极图形光刻→预清洗→镀膜→剥离→退火→P极图形光刻→镀膜→剥离→研磨→切割→芯片→成品测试。

其实外延片的生产制作过程是非常复杂的，在展完外延片后，下一步就开始对LED外延片做电极（P极，N极），接着就开始用激光机切割LED外延片（以前切割LED外延片主要用钻石刀），制造成芯片后，在晶圆上的不同位置抽取九个点做参数测试.

1、 主要对电压、波长、亮度进行测试，能符合正常出货标准参数的晶圆片再继续做下一步的操作，如果这九点测试不符合相关要求的晶圆片，就放在一边另外处理。

2、 晶圆切割成芯片后，100%的目检（VI/VC），操作者要使用放大30倍数的显微镜下进行目测。

3、 接着使用全自动分类机根据不同的电压，波长，亮度的预测参数对芯片进行全自动化挑选、测试和分类。

4、 最后对LED芯片进行检查（VC）和贴标签。芯片区域要在蓝膜的中心，蓝膜上最多有5000粒芯片，但必须保证每张蓝膜上芯片的数量不得少于1000粒，芯片类型、批号、数量和光电测量统计数据记录在标签上，附在蜡光纸的背面。蓝膜上的芯片将做最后的目检测试与第一次目检标准相同，确保芯片排列整齐和质量合格。这样就制成LED芯片（目前市场上统称方片）。

在LED芯片制作过程中，把一些有缺陷的或者电极有磨损的芯片，分捡出来，这些就是后面的散晶，此时在蓝膜上有一些不符合正常出货要求的晶片，也就自然成了边片或毛片等。

刚才谈到在晶圆上的不同位置抽取九个点做参数测试，对于不符合相关要求的晶圆片作另外处理，这些晶圆片是不能直接用来做LED方片，也就不做任何分检了，直接卖给客户了，也就是目前市场上的LED大圆片（但是大圆片里也有好东西，如方片）。

⑷ 电子元件生产工艺流程图

一、IC生产工艺流程图

扩展材料：

流程图的基本符号 

1、设计流程图的难点在于对业务逻辑的清晰把握。熟悉整个流程的方方面面。这要求设计者自己对任何活动、事件的流程设计，都要事先对该活动、事件本身进行深入分析，研究内在的属性和规律，

在此基础上把握流程设计的环节和时序，做出流程的科学设计，研究内在属性与规律，这是流程设计应该考虑的基本因素。 也是设计一个好的流程图的前提条件。

2、根据事物内在属性和规律进行具体分析，将流程的全过程，按每个阶段的作用、功能的不同，分解为若干小环节，每一个环节都可以用一个进程来表示。在流程图中进程使用方框符号来表达。

3、既然是流程，每个环节就会有先后顺序，按照每个环节应该经历的时间顺序，将各环节依次排开，并用箭头线连接起来。 箭头线在流程图中表示各环节、步骤在顺序中的进程，某环节，按需要可在方框中或方框外，作简要注释，也可不作注释。 

4、经常判断是非常重要的，用来表示过程中的一项判定或一个分岔点，判定或分岔的说明写在菱形内，常以问题的形式出现。对该问题的回答决定了判定符号之外引出的路线，每条路线标上相应的回答。

⑸ 求一份集成电路制造工艺的主要流程

Chapter 2
IC 生产流程与测试系统
1
• • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •
2 IC 生产流程与测试系统
2.1 IC 生产流程简介
你想知道精密的IC 芯片是如何从粗糙的硅矿石中诞生的吗？本节将为您揭开IC 制造的神秘面纱。
你知道吗？制造一块IC 芯片通常需要400 到500 道工序。但是概括起来说，它一般分为两大部分：前道
工序（front-end proction）和后道工序（back-end proction）。
[1] 前道工序
该过程包括：
(1) 将粗糙的硅矿石转变成高纯度的单晶硅。
(2) 在wafer 上制造各种IC 元件。
(3) 测试wafer 上的IC 芯片
[2] 后道工序
该过程包括：
(1) 对wafer 划片（进行切割）
(2) 对IC 芯片进行封装和测试
在制造过程中有数道测试步骤。其中，在前道工序中对IC 进行的测试，我们把它叫做wafer 测试。在后
道工序过程中对封装后的IC 芯片进行的测试，我们称之为封装测试。在有些情况下，wafer 测试也被放
在后道工序中，但在本文里，我们把wafer 测试归为前道测试。
半导体基础知识
2
• • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •
♦ADVANTEST
前道生产流程：
<1> 硅棒的拉伸
将多晶硅熔解在石英炉中，然后依靠
一根石英棒慢慢的拉出纯净的单晶硅棒。
晶种
单晶硅
加热器
石英炉
熔融的硅
金刚石刀
单晶硅
抛光剂
Wafer
气体
加热器
Wafer
石英炉
<2> 切割单晶硅棒
用金刚石刀把单晶硅棒切成一定的厚度
形成WAFER。
<3> 抛光WAFER
WAFER 的表面被抛光成镜面。
<4> 氧化WAFER 表面
WAFER 放在900 度——1100 度的氧化
炉中，并通入纯净的氧气，在WAFER 表面
形成氧化硅。
Chapter 2
IC 生产流程与测试系统
3
• • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •
滴上光刻胶
电极
电极
真空泵
反应气体
Wafer
Wafer
抛光板
研磨剂
光学掩模板
镜片
Wafer
移位
重复<5> 到<9>，在
WAFER 上形成所需的
各类器件
<5> 覆上光刻胶
通过旋转离心力，均匀地在WAFER
表面覆上一层光刻胶。
<6> 在WAFER 表面形成图案
通过光学掩模板和曝光技术在
WAFER 表面形成图案。
<7> 蚀刻
使用蚀刻来移除相应的氧化层。
<8> 氧化、扩散、CVD 和注入离子
对WAFER 注入离子（磷、硼），然
后进行高温扩散，形成各种集成器件。
<9> 磨平（CMP）
将WAFER 表面磨平。
半导体基础知识
4
• • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •
♦ADVANTEST
正极
负极
Wafer
进气
出气
芯片
Wafer
探针卡
信号
使用ADVANTEST 的
T6573 测试系统
<10> 形成电极
把铝注入WAFER 表面的相应位置，
形成电极。
<11>WAFER 测试
对WAFER 进行测
试，把不合格的芯片
标记出来。
Chapter 2
IC 生产流程与测试系统
5
• • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •
后道生产流程：（对WAFER 测试合格的芯片进行下面的处理）
􀀀Ε 􀀀Ε 􀀀Ε􀀀Ε 􀀀Ε 􀀀Ε
􀀀Ε􀀀Ε􀀀Ε􀀀Ε􀀀Ε
􀀀Ε 􀀀Ε􀀀Ε􀀀Ε
􀀀Ε 􀀀Ε
金刚石刀
Wafer
芯片
Frame
芯片
连线
芯片Frame
树脂
<12> 切割WAFER
把芯片从WAFER 上切割下来。
<13> 固定芯片
把芯片安置在特定的FRAME 上
切割机切割
Lead Frame
<14> 连接管脚
用25 微米的纯金线将芯片和FRAME
上的引脚连接起来。
<15> 封装
用陶瓷或树脂对芯片进行封装。
半导体基础知识
6
• • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •
♦ADVANTEST
2.2 前道工序中的测试及设备
在前道工序完成前要对wafer 进行前道测试，这样做可以避免对不合格的IC 芯片进行封装，从而减少不
必要的浪费，减少生产成本。
T665510
镜片
激光
芯片
测试socket
信号
Performance board
芯片
老化板
芯片
引脚
<16> 修正和定型（分离和铸型）
把芯片和FRAME 导线分离，使芯
片外部的导线形成一定的形状。
<17> 老化（温度电压）测试
在提高环境温度和芯片工作电压的情
况下模拟芯片的老化过程，以去除发
生早期故障的产品
老化机老化板
<18> 成品检测及可靠性测试
进行电气特性检测以去除不合格的芯片
成品检测：
电气特性检测及外观检查
可靠性检测：
实际工作环境中的测试、长期工作的寿
命测试
<19> 标记
在芯片上用激光打上产品名。
完整的封装
Chapter 2
IC 生产流程与测试系统
7
• • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •
下面，将向大家介绍一下前道测试中需要使用的设备：
(1) 测试系统（test system）：测试系统生成测试IC 时所需的各种信号，并且检测IC 的输出信号。根
据检测的结果，测试系统判断所测的IC 是否合格，并将测试的结果传输给wafer prober。
(2) Wafer prober：wafer prober 将wafer 从工作台上移送到测试头下面，并将探针卡上的针脚压在IC
芯片上，形成良好的电气接触。Wafer prober 还要根据测试系统的测试结果，给不合格的IC 打上墨
印。
(3) 探针卡（probe card）：探针卡负责测试系统与IC 芯片之间的电气连接。在探针卡上有很多的探针
（needle）。测试时，这些探针被压到IC 芯片的电极板上，从而完成与IC 芯片的电气连接。
早期的探针是几厘米长的钨质探针。但是这种钨质探针因为自身的电气特性，无法应用在信号频率
高于60MHz 的场合，也无法应付narrow pitched pad。
之后推出的新型探针卡上的探针已经解决了上述的限制，完全可以满足当今设备的测试需求。
再接下来，将向大家介绍一下memory 器件在wafer 测试中的修复：
在高密度内存单元的制造过程中，通常会额外地再造一些备用的内存单元。这样，在测试中如果发现某
些内存单元不合格，就可以用备用的内存单元进行替换，从而提高良品率。
在wafer 测试中，需要对不合格的IC 芯片进行分析，以判别如何使用备用的内存单元来修复这些芯片。
这种分析称为修复分析，分析的算法称为修复算法。
经过修复算法分析后，如果IC 芯片不能修复，就归为废品，如果可以修复，就使用激光修复器对电路重
新连接，用备用内存单元条替换已损坏的内存单元。修复后的IC 芯片需要重新进行测试。只有通过测试
后，wafer 测试才算结束。
最后，让我们再看一下wafer 测试分析：
将wafer 测试的结果根据芯片的位置坐标显示出来，就可以形成一张wafer 的映射图。通过该图，可以
看到次品芯片的分布趋势。良品/ 次品的分类也可以依靠映射图中的数据进行，而无须使用墨印器。对
于内存设备来说，还能够显示每一个不合格的比特的空间分布。次品的错误模式以及其他的分析数据对
于减少次品率大有益处。
剔除废品IC 的方法：
1 ．使用墨印器（Inker）给不合格的IC 芯片上打上墨印。在后道工序中，
在划片的时候丢弃被打上墨印的IC
2 ．也可以不用墨印器，而直接记录下出问题的IC 芯片在wafer 上的坐
标。在后道工序中（切割wafer 时）根据该坐标丢弃IC。
小知识
内存单元：
内存单元是用来保存数据（0 或1）的电路单元。
一个最简单的内存单元是由一对晶体管和一个电容组成的。例如，拥有
64Mbit 容量的内存设备中有64,000,000 个内存单元。
MRA：
在ADVANTEST，我们使用MRA （memory repair analyzer，即内存修复分析
器）来进行高速的分析并获得修复方案。即，如何用备用单元条来替换有问
题的单元。
小知识
半导体基础知识
8
• • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •
♦ADVANTEST
Fig.2-1 由WFBMAP3 显示的wafer fail bit map
2.3 封装测试/ 最终测试
在完成封装测试的过程中，我们要用到的测试系统和HANDLER。
刚刚我们提到了存放IC 芯片的托盘，下面我们来介绍一下。
WFBMAP3
WFBMAP3 （wafer fail bit map）是一个ADVANTEST 为内存测试提供的软
件。Wafer map 与wafer fail bit map 这两个软件都能显示wafer 上芯片
的测试结果，但是只有wafer fail bit map 能够显示内存芯片中每一个内
存单元的测试结果。
小知识
测试系统到底做些什么？
答：测试系统会向所测试的IC 加上信号，然后从IC 的输出端接受IC 的输
出信号，以判断该IC 芯片是否合格。
HANDLER 到底是什么？
答：HANDLER 即是机械手，它把所要测试的IC 芯片从托盘里移至测试平台
上。在测试结束后，它通过接受信号，把合格与不合格的IC 芯片移至相应
的平台 。HANDLER 还能根据测试要求对IC 芯片进行加热和冷却。
小知识
TRAY （托盘）是什么？
答：通常在使用HANDLER 把芯片放在一个TRAY 中，对于各种不同形状的
IC，我们相对有不同的TRAY。在测试台，HANGLER 根据P/F 把IC 放在两个
不同的TRAY 中。
小知识

⑹ 集成电路是怎样制造出来

集成电路是制复造过制程：
集成电路（integrated circuit）是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构；其中所有元件在结构上已组成一个整体，使电子元件向着微小型化、低功耗、智能化和高可靠性方面迈进了一大步。它在电路中用字母“IC”表示。集成电路发明者为杰克·基尔比（基于锗（Ge）的集成电路）和罗伯特·诺伊思（基于硅（Si）的集成电路）。当今半导体工业大多数应用的是基于硅的集成电路。

⑺ 集成电路制造工艺的介绍

本书共8章，介绍了集成电路的基本概念和背景知识，系统介绍了半导体材料、硅平面工艺流程、封装测试等内容。本书力求通俗易懂，突出实用性和可操作性，重点放在基本概念和基本方法的讲解上，并配有大量图片，同时针对初学者易出现的问题进行重点讲解。

⑻ 半导体集成电路的制备工艺包括哪些步骤

IC的制备工艺相对复杂一点，但跟基本的晶体管、MOS工艺等差不多的。NPN管为例硅外延平面管的结构主要工艺流程:(1) 切,磨,抛衬底(2)外延(3)一次氧化(4)基区光刻(5)硼扩散/硼注入,退火(6)发射区光刻(7)磷扩散(磷再扩)(8)低氧(9)刻引线孔 (10)蒸铝(11)铝反刻(12)合金化 (13)CVD(14)压点光刻(15)烘焙(16)机减(17)抛光(18)蒸金(19)金合金(20)中测.

⑼ 集成电路设计的设计流程

集成电路设计可以大致分为数字集成电路设计和模拟集成电路设计两大类。 参见：模拟电路及混合信号集成电路
集成电路设计的另一个大分支是模拟集成电路设计，这一分支通常关注电源集成电路、射频集成电路等。由于现实世界的信号是模拟的，所以，在电子产品中，模-数、数-模相互转换的集成电路也有着广泛的应用。模拟集成电路包括运算放大器、线性整流器、锁相环、振荡电路、有源滤波器等。相较数字集成电路设计，模拟集成电路设计与半导体器件的物理性质有着更大的关联，例如其增益、电路匹配、功率耗散以及阻抗等等。模拟信号的放大和滤波要求电路对信号具备一定的保真度，因此模拟集成电路比数字集成电路使用了更多的大面积器件，集成度亦相对较低。
在微处理器和计算机辅助设计方法出现前，模拟集成电路完全采用人工设计的方法。由于人处理复杂问题的能力有限，因此当时的模拟集成电路通常是较为基本的电路，运算放大器集成电路就是一个典型的例子。在当时的情况下，这样的集成电路可能会涉及十几个晶体管以及它们之间的互连线。为了使模拟集成电路的设计能达到工业生产的级别，工程师需要采取多次迭代的方法以测试、排除故障。重复利用已经设计、验证的设计，可以进一步构成更加复杂的集成电路。1970年代之后，计算机的价格逐渐下降，越来越多的工程师可以利用这种现代的工具来辅助设计，例如，他们使用编好的计算机程序进行仿真，便可获得比之前人工计算、设计更高的精确度。SPICE是第一款针对模拟集成电路仿真的软件，其字面意思是“以集成电路为重点的仿真程序（英语：Simulation Program with Integrated Circuit Emphasis）” 。基于计算机辅助设计的电路仿真工具能够适应更加复杂的现代集成电路，特别是专用集成电路。使用计算机进行仿真，还可以使项目设计中的一些错误在硬件制造之前就被发现，从而减少因为反复测试、排除故障造成的大量成本。此外，计算机往往能够完成一些极端复杂、繁琐，人类无法胜任的任务，使得诸如蒙地卡罗方法等成为可能。实际硬件电路会遇到的与理想情况不一致的偏差，例如温度偏差、器件中半导体掺杂浓度偏差，计算机仿真工具同样可以进行模拟和处理。总之，计算机化的电路设计、仿真能够使电路设计性能更佳，而且其可制造性可以得到更大的保障。尽管如此，相对数字集成电路，模拟集成电路的设计对工程师的经验、权衡矛盾等方面的能力要求更严格。 参见：数字电路
粗略地说，数字集成电路可以分为以下基本步骤：系统定义、寄存器传输级设计、物理设计。而根据逻辑的抽象级别，设计又分为系统行为级、寄存器传输级、逻辑门级。设计人员需要合理地书写功能代码、设置综合工具、验证逻辑时序性能、规划物理设计策略等等。在设计过程中的特定时间点，还需要多次进行逻辑功能、时序约束、设计规则方面的检查、调试，以确保设计的最终成果合乎最初的设计收敛目标。
系统定义
参见：高级综合
系统定义是进行集成电路设计的最初规划，在此阶段设计人员需要考虑系统的宏观功能。设计人员可能会使用一些高抽象级建模语言和工具来完成硬件的描述，例如C语言、C++、SystemC、SystemVerilog等事务级建模语言，以及Simulink和MATLAB等工具对信号进行建模。尽管目前的主流是以寄存器传输级设计为中心，但已有一些直接从系统级描述向低抽象级描述（如逻辑门级结构描述）转化的高级综合（或称行为级综合）、高级验证工具正处于发展阶段。
系统定义阶段，设计人员还对芯片预期的工艺、功耗、时钟频率、工作温度等性能指标进行规划。
寄存器传输级设计
参见：寄存器传输级、硬件描述语言、Verilog及VHDL
目前的集成电路设计常常在寄存器传输级上进行，利用硬件描述语言来描述数字集成电路的信号储存以及信号在寄存器、存储器、组合逻辑装置和总线等逻辑单元之间传输的情况。在设计寄存器传输级代码时，设计人员会将系统定义转换为寄存器传输级的描述。设计人员在这一抽象层次最常使用的两种硬件描述语言是Verilog、VHDL，二者分别于1995年和1987年由电气电子工程师学会（IEEE）标准化。正由于有着硬件描述语言，设计人员可以把更多的精力放在功能的实现上，这比以往直接设计逻辑门级连线的方法学（使用硬件描述语言仍然可以直接设计门级网表，但是少有人如此工作）具有更高的效率。
设计验证
参见：功能验证、形式验证、静态时序分析、硬件验证语言及高级验证
设计人员完成寄存器传输级设计之后，会利用测试平台、形式验证、断言等方式来进行功能验证，检验项目设计的正确性，如果有误，则需要检测之前设计文件中存在的漏洞。现代超大规模集成电路的整个设计过程中，验证所需的时间和精力越来越多，甚至都超过了寄存器传输级设计本身，人们设置些专门针对验证开发了新的工具和语言。
例如，要实现简单的加法器或者更加复杂的算术逻辑单元，或利用触发器实现有限状态机，设计人员可能会编写不同规模的硬件描述语言代码。功能验证是项复杂的任务，验证人员需要为待测设计建立一个虚拟的外部环境，为待测设计提供输入信号（这种人为添加的信号常用“激励”这个术语来表示），然后观察待测设计输出端口的功能是否合乎设计规范。
当所设计的电路并非简单的几个输入端口、输出端口时，由于验证需要尽可能地考虑到所有的输入情况，因此对于激励信号的定义会变得更加复杂，有时甚至需要用到形式验证的方法。有时工程师会使用某些脚本语言（如Perl、Tcl）来编写验证程序，借助计算机程序的高速处理来实现更大的测试覆盖率。现代的硬件验证语言可以提供一些专门针对验证的特性，例如带有约束的随机化变量、覆盖等等。作为硬件设计、验证统一语言，SystemVerilog是以Verilog为基础发展而来的，因此它同时具备了设计的特性和测试平台的特性，并引入了面向对象程序设计的思想，因此测试平台的编写更加接近软件测试。针对高级综合，关于高级验证的电子设计自动化工具也处于研究中。
现代集成电路的时钟频率已经到达了兆赫兹级别，而大量模块内、模块之间的时序关系极其复杂，因此，除了需要验证电路的逻辑功能，还需要进行时序分析，即对信号在传输路径上的延迟进行检查，判断其是否符合时序收敛要求。
逻辑综合
主条目：逻辑综合
工程师设计的硬件描述语言代码一般是寄存器传输级的，在进行物理设计之前，需要使用逻辑综合工具将寄存器传输级代码转换到针对特定工艺的逻辑门级网表，并完成逻辑化简。
和人工进行逻辑优化需要借助卡诺图等类似，电子设计自动化工具来完成逻辑综合也需要特定的算法（如奎因－麦克拉斯基算法等）来化简设计人员定义的逻辑函数。输入到自动综合工具中的文件包括寄存器传输级硬件描述语言代码、工艺库、设计约束文件三大类，这些文件在不同的电子设计自动化工具套件系统中的格式可能不尽相同。逻辑综合工具会产生一个优化后的门级网表，但是这个网表仍然是基于硬件描述语言的，这个网表在半导体芯片中的走线将在物理设计中来完。
选择不同器件（如专用集成电路或者现场可编程门阵列等）对应的工艺库来进行逻辑综合，或者在综合时设置了不同的约束策略，将产生不同的综合结果。寄存器传输级代码对于设计项目的逻计划分、语言结构风格等因素会影响综合后网表的效率。
目前大多数成熟的综合工具大多数是基于寄存器传输级描述的，而基于系统级描述的高级综合工具还处在发展阶段。
由于工艺库包含了标准延迟格式的时序信息，因此逻辑综合后可以对该工艺下门级网表进行更加精确的静态时序分析，进一步确保综合前后的设计能够实现相同的功能。
物理设计
主条目：物理设计
参见：布图规划、布局 (集成电路)、布线 (集成电路)、集成电路版图及低功耗设计
逻辑综合完成之后，通过引入器件制造公司提供的工艺信息，前面完成的设计将进入布图规划、布局、布线阶段，工程人员需要根据延迟、功耗、面积等方面的约束信息，合理设置物理设计工具的参数，不断调试，以获取最佳的集成电路版图，从而决定元件在晶圆上的物理位置。
随着现代集成电路的特征尺寸不断下降，超大规模集成电路已经进入深亚微米级阶段，互连线延迟对电路性能的影响已经达到甚至超过逻辑门延迟的影响。这时，需要考虑的因素包括线网的电容效应和线网电感效应，芯片内部电源线上大电流在线网电阻上造成的电压降也会影响集成电路的稳定性。为了解决这些问题，同时缓解时钟偏移、时钟树寄生参数的负面影响，合理的布局布线和逻辑设计、功能验证等过程同等重要。随着移动设备的发展，低功耗设计在集成电路设计中的地位愈加显著。在物理设计阶段，设计可以转化成几何图形的表示方法，这称为集成电路版图，工业界有若干标准化的文件格式予以规范。
值得注意的是，电路实现的功能在之前的寄存器传输级设计中就已经确定。在物理设计阶段，工程师不仅不能够让之前设计好的逻辑、时序功能在该阶段的设计中被损坏，还要进一步优化芯片按照正确运行时的延迟时间、功耗、面积等方面的性能。在物理设计产生了初步版图文件之后，工程师需要再次对集成电路进行功能、时序、设计规则、信号完整性等方面的验证，以确保物理设计产生正确的硬件版图文件。
后续：具体的工艺制造
参见：半导体器件制造、无厂半导体公司及晶圆代工
半导体制造工厂根据物理设计最后完成、已经通过各项检查的标准化版图文件，即可制造出实际的物理电路。
这个步骤不再属于集成电路设计和计算机工程的范畴，而是直接进入半导体制造工艺领域，关注的重心亦转向具体的材料、器件制作，例如光刻、刻蚀、物理气相沉积、化学气相沉积等。
传统的集成电路公司能够同时完成集成电路设计和集成电路制造。由于集成电路制造所需的设备、原料耗资巨大，因此一般的公司根本无力承受。一旦发生工艺节点的改变（如从65纳米工艺进步到45纳米工艺），公司可能需要花费相当高的成本来更换现有工艺设备，这给许多公司带来了相当沉重的经济负担）。现在，有些公司逐渐放弃既设计、又制造的模式，业务范围缩小至设计、验证本身，而将具体的半导体工艺流程，委托给专门进行集成电路制造的工厂。上述无制造工艺（fabless），只进行设计、验证公司被称为无厂半导体公司，典型的例子包括高通、AMD、英伟达等；而专门负责制造的公司则被称为晶圆代工厂，典型的例子包括台积电等。有一类特殊的无厂半导体公司，它们并不直接将设计项目送去工厂制造，而是把这些项目以IP核的形式封装起来，作为商品销售给其他无厂半导体公司，典型的例子包括ARM公司。