电路非门元件

Ⅰ 求与门，或门，非门，与非门，或非门，与或门的含义和电路图

门电路是数字逻辑的一种称呼，有三种基本逻辑关系，即与、或、非，下面用一般电路来解释：

1、与门

与：指同时的意思，A和B或者更多的条件，同时具备时，才能有结果，只要有一个条件不具备，就没有结果。

只有当两个开关都闭合时，电灯才会亮，就是两个开关串联。

2、或门

或：或者的意思，许多条件A，B，C等，其中至少有一个条件具备时，就有结果，只有所有条件都不具备时，才没有结果。

只需要一个开关闭合，电灯就会点亮，就是两个开关并联。

3、非门

非：就是相反的意思，具备条件A，没有结果，不具备条件A，则有结果。

只有在开关断开时，电灯才会亮，就是一个开关和电灯并联。

（资料来源：网络：门电路）

Ⅱ 请问逻辑门电路中 非门原理 结果很简单的，需要详细一点的分析。

我再说得详细一些吧。一般的数字电路逻辑，低电平为0，高电平为1，可以理解内吧。那么什么是低电平呢容，一般在TTL(VCC=5V)电路中，<1.4V的电压为低电压，>2.7V的为高电压。有了上面基础，我们再说上面的电路。我们假设VCC为5V
(a)图是三极管，当A点电压<0.7V时（A为低电平，0），三极管从上到下截止，VCC到地之间，是断开的，那么F的输出就是VCC（F为高电平，1）。 同时，如果A点电压比较高，比如说为5V，那么此时三极管从上到下导通，即VCC通过Rc接到了地，此时F点输出就为0了，所以由此可以得出，F点，从逻辑上来说，是A点得反。
你可能会有几个问题，比如说，为什么是<1.4V,为什么是>2.7V，中间的去哪了，又或者说，我说<0.7V截止，那么稍微大一点，A为0.8，此时导通F也为0啊之类的，这些就是稍微深入点了，你就可以去读读书，从书中寻找更多的为什么。

Ⅲ ttl与非门电路是以什么为基本元件构成的

是以三极管为基本元件构成的。

Ⅳ 怎么用三极管作一个非门电路

按照下图电路图即可：

当输入为高电平＋5V时，Q1基极与发射极间Ube> 0.7V，Q1导通，输出点专电压属为Q1的集电极和发射极之间的压降，即0.3V，即输出为数字量0；当输入为低时，Q1集电极和发射极之间未导通，输出电压为上拉的电压，+5V，即数字量1。

(4)电路非门元件扩展阅读：

TTL与非门电路结构与工作原理

分立元件门电路虽然结构简单，但是存在着体积大、工作可靠性差、工作速度慢等许多缺点。1961年美国德克萨斯仪器公司率先将数字电路的元器件和连线制作在同一硅片上，制成了集成电路。

由于集成电路体积小、质量轻、工作可靠，因而在大多数领域迅速取代了分立元件电路。随着集成电路制作工艺的发展，集成电路的集成度越来越高。

按照集成度的高低，将集成电路分为小规模集成电路、中规模集成电路、大规模集成电路、超大规模集成电路。根据制造工艺的不同，集成电路又分为双极型和单极型两大类。TTL门电路是目前双极型数字集成电路中用的最多的一种。

Ⅳ 由分立元件构成的非门电路和工作原理是怎样的

非门（英文：NOT gate）又称非电路、反相器、倒相器、逻辑否定电路内，简称非容门，是逻辑电路的基本单元。非门有一个输入和一个输出端。当其输入端为高电平（逻辑1）时输出端为低电平（逻辑0），当其输入端为低电平时输出端为高电平。也就是说，输入端和输出端的电平状态总是反相的。非门的逻辑功能相当于逻辑代数中的非,电路功能相当于反相,这种运算亦称非运算。

Ⅵ 常用的非门逻辑器件有哪些

悬赏分太少,多点
7400 TTL 2输入端四与非门
7401 TTL 集电极开路2输入端四与非门
7402 TTL 2输入端四或非门
7403 TTL 集电极开路2输入端四与非门
7404 TTL 六反相器
7405 TTL 集电极开路六反相器
7406 TTL 集电极开路六反相高压驱动器
7407 TTL 集电极开路六正相高压驱动器
7408 TTL 2输入端四与门
7409 TTL 集电极开路2输入端四与门
7410 TTL 3输入端3与非门
74107 TTL 带清除主从双J-K触发器
74109 TTL 带预置清除正触发双J-K触发器
7411 TTL 3输入端3与门
74112 TTL 带预置清除负触发双J-K触发器
7412 TTL 开路输出3输入端三与非门
74121 TTL 单稳态多谐振荡器
74122 TTL 可再触发单稳态多谐振荡器
74123 TTL 双可再触发单稳态多谐振荡器
74125 TTL 三态输出高有效四总线缓冲门
74126 TTL 三态输出低有效四总线缓冲门
7413 TTL 4输入端双与非施密特触发器
74132 TTL 2输入端四与非施密特触发器
74133 TTL 13输入端与非门
74136 TTL 四异或门
74138 TTL 3-8线译码器/复工器
74139 TTL 双2-4线译码器/复工器
7414 TTL 六反相施密特触发器
74145 TTL BCD—十进制译码/驱动器
7415 TTL 开路输出3输入端三与门
74150 TTL 16选1数据选择/多路开关
74151 TTL 8选1数据选择器
74153 TTL 双4选1数据选择器
74154 TTL 4线—16线译码器
74155 TTL 图腾柱输出译码器/分配器
74156 TTL 开路输出译码器/分配器
74157 TTL 同相输出四2选1数据选择器
74158 TTL 反相输出四2选1数据选择器
7416 TTL 开路输出六反相缓冲/驱动器
74160 TTL 可预置BCD异步清除计数器
74161 TTL 可予制四位二进制异步清除计数器
74162 TTL 可预置BCD同步清除计数器
74163 TTL 可予制四位二进制同步清除计数器
74164 TTL 八位串行入/并行输出移位寄存器
74165 TTL 八位并行入/串行输出移位寄存器
74166 TTL 八位并入/串出移位寄存器
74169 TTL 二进制四位加/减同步计数器
7417 TTL 开路输出六同相缓冲/驱动器
74170 TTL 开路输出4×4寄存器堆
74173 TTL 三态输出四位D型寄存器
74174 TTL 带公共时钟和复位六D触发器
74175 TTL 带公共时钟和复位四D触发器
74180 TTL 9位奇数/偶数发生器/校验器
74181 TTL 算术逻辑单元/函数发生器
74185 TTL 二进制—BCD代码转换器
74190 TTL BCD同步加/减计数器
74191 TTL 二进制同步可逆计数器
74192 TTL 可预置BCD双时钟可逆计数器
74193 TTL 可预置四位二进制双时钟可逆计数器
74194 TTL 四位双向通用移位寄存器
74195 TTL 四位并行通道移位寄存器
74196 TTL 十进制/二-十进制可预置计数锁存器
74197 TTL 二进制可预置锁存器/计数器
7420 TTL 4输入端双与非门
7421 TTL 4输入端双与门
7422 TTL 开路输出4输入端双与非门
74221 TTL 双/单稳态多谐振荡器
74240 TTL 八反相三态缓冲器/线驱动器
74241 TTL 八同相三态缓冲器/线驱动器
74243 TTL 四同相三态总线收发器
74244 TTL 八同相三态缓冲器/线驱动器
74245 TTL 八同相三态总线收发器
74247 TTL BCD—7段15V输出译码/驱动器
74248 TTL BCD—7段译码/升压输出驱动器
74249 TTL BCD—7段译码/开路输出驱动器
74251 TTL 三态输出8选1数据选择器/复工器
74253 TTL 三态输出双4选1数据选择器/复工器
74256 TTL 双四位可寻址锁存器
74257 TTL 三态原码四2选1数据选择器/复工器
74258 TTL 三态反码四2选1数据选择器/复工器
74259 TTL 八位可寻址锁存器/3-8线译码器
7426 TTL 2输入端高压接口四与非门
74260 TTL 5输入端双或非门
74266 TTL 2输入端四异或非门
7427 TTL 3输入端三或非门
74273 TTL 带公共时钟复位八D触发器
74279 TTL 四图腾柱输出S-R锁存器
7428 TTL 2输入端四或非门缓冲器
74283 TTL 4位二进制全加器
74290 TTL 二/五分频十进制计数器
74293 TTL 二/八分频四位二进制计数器
74295 TTL 四位双向通用移位寄存器
74298 TTL 四2输入多路带存贮开关
74299 TTL 三态输出八位通用移位寄存器
7430 TTL 8输入端与非门
7432 TTL 2输入端四或门
74322 TTL 带符号扩展端八位移位寄存器
74323 TTL 三态输出八位双向移位/存贮寄存器
7433 TTL 开路输出2输入端四或非缓冲器
74347 TTL BCD—7段译码器/驱动器
74352 TTL 双4选1数据选择器/复工器
74353 TTL 三态输出双4选1数据选择器/复工器
74365 TTL 门使能输入三态输出六同相线驱动器
74365 TTL 门使能输入三态输出六同相线驱动器
74366 TTL 门使能输入三态输出六反相线驱动器
74367 TTL 4/2线使能输入三态六同相线驱动器
74368 TTL 4/2线使能输入三态六反相线驱动器
7437 TTL 开路输出2输入端四与非缓冲器
74373 TTL 三态同相八D锁存器
74374 TTL 三态反相八D锁存器
74375 TTL 4位双稳态锁存器
74377 TTL 单边输出公共使能八D锁存器
74378 TTL 单边输出公共使能六D锁存器
74379 TTL 双边输出公共使能四D锁存器
7438 TTL 开路输出2输入端四与非缓冲器
74380 TTL 多功能八进制寄存器
7439 TTL 开路输出2输入端四与非缓冲器
74390 TTL 双十进制计数器
74393 TTL 双四位二进制计数器
7440 TTL 4输入端双与非缓冲器
7442 TTL BCD—十进制代码转换器
74352 TTL 双4选1数据选择器/复工器
74353 TTL 三态输出双4选1数据选择器/复工器
74365 TTL 门使能输入三态输出六同相线驱动器
74366 TTL 门使能输入三态输出六反相线驱动器
74367 TTL 4/2线使能输入三态六同相线驱动器
74368 TTL 4/2线使能输入三态六反相线驱动器
7437 TTL 开路输出2输入端四与非缓冲器
74373 TTL 三态同相八D锁存器
74374 TTL 三态反相八D锁存器
74375 TTL 4位双稳态锁存器
74377 TTL 单边输出公共使能八D锁存器
74378 TTL 单边输出公共使能六D锁存器
74379 TTL 双边输出公共使能四D锁存器
7438 TTL 开路输出2输入端四与非缓冲器
74380 TTL 多功能八进制寄存器
7439 TTL 开路输出2输入端四与非缓冲器
74390 TTL 双十进制计数器
74393 TTL 双四位二进制计数器
7440 TTL 4输入端双与非缓冲器
7442 TTL BCD—十进制代码转换器
74447 TTL BCD—7段译码器/驱动器
7445 TTL BCD—十进制代码转换/驱动器
74450 TTL 16:1多路转接复用器多工器
74451 TTL 双8:1多路转接复用器多工器
74453 TTL 四4:1多路转接复用器多工器
7446 TTL BCD—7段低有效译码/驱动器
74460 TTL 十位比较器
74461 TTL 八进制计数器
74465 TTL 三态同相2与使能端八总线缓冲器
74466 TTL 三态反相2与使能八总线缓冲器
74467 TTL 三态同相2使能端八总线缓冲器
74468 TTL 三态反相2使能端八总线缓冲器
74469 TTL 八位双向计数器
7447 TTL BCD—7段高有效译码/驱动器
7448 TTL BCD—7段译码器/内部上拉输出驱动
74490 TTL 双十进制计数器74491 TTL 十位计数器
74498 TTL 八进制移位寄存器
7450 TTL 2-3/2-2输入端双与或非门
74502 TTL 八位逐次逼近寄存器
74503 TTL 八位逐次逼近寄存器
7451 TTL 2-3/2-2输入端双与或非门
74533 TTL 三态反相八D锁存器
74534 TTL 三态反相八D锁存器
7454 TTL 四路输入与或非门
74540 TTL 八位三态反相输出总线缓冲器
7455 TTL 4输入端二路输入与或非门
74563 TTL 八位三态反相输出触发器
74564 TTL 八位三态反相输出D触发器
74573 TTL 八位三态输出触发器
74574 TTL 八位三态输出D触发器
74645 TTL 三态输出八同相总线传送接收器
74670 TTL 三态输出4×4寄存器堆
7473 TTL 带清除负触发双J-K触发器
7474 TTL 带置位复位正触发双D触发器
7476 TTL 带预置清除双J-K触发器
7483 TTL 四位二进制快速进位全加器
7485 TTL 四位数字比较器
7486 TTL 2输入端四异或门
7490 TTL 可二/五分频十进制计数器
7493 TTL 可二/八分频二进制计数器
7495 TTL 四位并行输入\输出移位寄存器
7497 TTL 6位同步二进制乘法器

Ⅶ 或非门电路用电子元件怎么实现

如果要求输出端电流大一些，可将输出端电阻改用PNP三极管

Ⅷ 非门电路图电路中电子原件的名称、性能

非门（反相器）通常采用CMOS逻辑和TTL逻辑

TTL：

两管的栅极相连作为输入端，两管的漏极相连作为输出端。TN的源极接地，TP的源极接电源。为了保证电路正常工作，VDD需要大于TN管开启电压VTN和TP管开启电压VTP的绝对值的和，即UDD>UTN+ |UTP|。当Ui=0V时，TN截止，TP导通，Uo≈UDD为高电平；当Ui=UDD时，TN导通，TP截止，Uo≈0V为低电平。因此实现了逻辑非的功能。

非门是基本的逻辑门，因此在TTL和CMOS集成电路中都是可以使用的。标准的集成电路有74X04和CD4049。74X04TTL芯片有14个引脚，4049CMOS芯片有16个引脚，两种芯片都各有2个引脚用于电源供电/基准电压，12个引脚用于6个反相器的输入和输出（4049有2个引脚悬空）。

在数字电路中最具代表性的CMOS非门集成电路是CD4069。

Ⅸ 与门电路和非门电路的区别是什么

逻辑电路
信号取值为0和1或有限个值，而且输入信号与输出信号之间存在确定逻辑关系的电路 。信号值为0的含义是 ：电路断开，或低电位信号 ，或无脉冲信号 ；信号为1的含义是 ：电路导通，或高电位，或有脉冲信号。逻辑电路有两种基本类型：一为组合逻辑电路，一为时序逻辑电路。
最简单的二值逻辑电路在两个输入信号a、b与一个输出信号 p之间的三种最基本的逻辑关系为“与”运算 、“或”运算和“非”运算（见表）。这三种基本运算可用相应的门电路实现。
由各种门电路和记忆元件（如触发器）等组成的电路通称为数字电路。研究逻辑电路主要是研究数字电路和其他具有开关特性的元件所构成的电路中各点信号之间的逻辑关系（包括时间关系）及所实现的功能。早期的逻辑电路主要是继电器接点电路。随着电子计算机的出现，数字电路成为研究逻辑电路的主要对象。20世纪60年代以前，研究的重点在于如何用最少的元件实现给定的逻辑功能。后来随数字集成电路技术的发展，电路的可靠性、易测性、模块化，以及工作速度的提高和故障诊断等遂成为研究的主要课题。利用计算机对逻辑电路进行分析、设计，也是研究逻辑电路的重要方向。逻辑电路的应用范围十分广泛，特别是在计算机、数字控制、通信、生产过程自动化和仪表方面应用更多。它与大规模、超大规模数字集成电路的研究和发展有密切的关系。
英国数学家G.布尔为了研究思维规律（逻辑学、数理逻辑 )于1847和1854年提出的数学模型。此后R.戴德金把它作为一种特殊的格。所谓一个布尔代数，是指一个有序的四元组〈B，∨，∧，*〉 ，其中B是一个非空的集合 ，∨与∧是定义在B上的两个二元运算 ，* 是定义在B上的一个一元运算，并且它们满足一定的条件。
布尔代数由于缺乏物理背景，所以研究缓慢，到了20世纪30～40年代才又有了新的进展，大约在 1935年， M.H.斯通首先指出布尔代数与环之间有明确的联系，他还得到了现在所谓的斯通表示定理：任意一个布尔代数一定同构于某个集上的一个集域；任意一个布尔代数也一定同构于某个拓扑空间的闭开代数等，这使布尔代数在理论上有了一定的发展。布尔代数在代数学（代数结构）、逻辑演算、集合论、拓扑空间理论、测度论、概率论、泛函分析等数学分支中均有应用；1967年后，在数理逻辑的分支之一的公理化集合论以及模型论的理论研究中也起着一定的作用。近几十年来，布尔代数在自动化技术、电子计算机的逻辑设计等工程技术领域中有重要的应用。