74138三人表决器电路图

❶ 三人表决器的逻辑图

三人表决器的逻辑图如下：

这个表决器的功能是当A、B、C三人表决某个提案时，两人或两人以上同意，提案通过，否则提案不通过。

这个逻辑图涉及到数字电路的与非门。与门（英语：AND gate）又称“与电路”、逻辑“积”、逻辑“与”电路。是执行“与”运算的基本逻辑门电路。有多个输入端，一个输出端。当所有的输入同时为高电平（逻辑1）时，输出才为高电平，否则输出为低电平（逻辑0）。

非门（英文：NOT gate）又称非电路、反相器、倒相器、逻辑否定电路，简称非门，是逻辑电路的基本单元。

(1)74138三人表决器电路图扩展阅读：

非门有一个输入和一个输出端。当其输入端为高电平（逻辑1）时输出端为低电平（逻辑0），当其输入端为低电平时输出端为高电平。也就是说，输入端和输出端的电平状态总是反相的。非门的逻辑功能相当于逻辑代数中的非,电路功能相当于反相,这种运算亦称非运算。

非门实现逻辑代数非的功能，即输出始终和输入保持相反。当输入端为高电平（逻辑“1”）时，输出端为低电平（逻辑“0”）；反之，当输入端为低电平（逻辑“0”）时，输出端则为高电平（逻辑“1”） 。

❷ 数字电路三人表决器设计

“三人表决器”
“三人表决器”的逻辑功能是：表决结果与多数人意见相同。
设X0、X1、X2为三个人（输入逻辑变量），赞成为1，不赞成为0；
Y0为表决结果（输出逻辑变量），多数赞成Y0为1，否则，Y0为0。其真值表如表1所示。
表1
“三人表决器”真值表
输入逻辑变量
输出逻辑变量
X0
X1
X2
Y0
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
1
0
1
1
1
1
1
由真值表写出逻辑表达式并化简得：Y0=X0*X1+X0*X2+X1*X2
（1）
要实现这个逻辑功能，如果用“集成逻辑门”，则可选用三个两输入“与门”和一个三输入“或门”来实现。但是，这里我们不是用“集成逻辑门”，而是用PLC“程序”来实现。
程序语句如下：
0
LD
X0
1
AND
X1
2
LD
X0
3
AND
X2
4
ORB
5
LD
X1
6
AND
X2
7
ORB
8
OUT
Y0
9
END
将这个程序语句写入到PLC中，再进行接线：用三个开关分别控制X0、X1、X2，用一盏指示灯来显示表决结果，并将COM1连接到24V直流电源的正极。接线完毕就可以进行演示实验的操作了。如果赞成，则合上开关；如果不赞成，则断开开关。指示灯的亮灭，显示的是表决的结果。灯亮表示多数赞成，灯不亮，则表示多数不赞成。表决结果与多数人意见相同。
下面探讨一下由“逻辑表达式”来编写PLC程序的规律。一般书上用A、B、C表示输入逻辑变量，用Y表示输出逻辑变量。在这里为了编程的方便，我们有意把PLC的输入继电器（X）的触点作为输入逻辑变量，把输出继电器的线圈作为输出逻辑变量。例如，在表达式（1）中，X0、X1、X2为三个输入逻辑变量，代表三个人，Y0为输出逻辑变量，代表表决结果。同时在PLC中，X0、X1、X2又是三个输入继电器，都是输入继电器的常开触点；
Y0是一个输出继电器，是输出继电器的一个线圈。
式（1）是一个“与或式”，在第一项X0*X1中，“X0”在项首，用[LD]指令,即LD
X0，“*”是“与”逻辑，用[AND]指令，即AND
X1。第二项、第三项也是这个规律，三项相加，
“+”是“或”逻辑，用[ORB]指令，[ORB]指令是“块或”指令。因为每一个“与项”都是两个触点相串联的“串联电路块”，而“相加”就是作并联连接，即“串联电路块”作并联连接，所以要用“块或”指令。Y0是输出，用线圈输出指令[OUT],即OUT
Y0。程序结束用
[END]指令。认真总结由“逻辑表达式”来编写PLC程序的规律，这对于快速编程很有好处。但是，一般的初学者，往往都是由“逻辑表达式”到“梯形图”，再到“程序语句”。为了帮助初学者，我们将这个程序的梯形图一并给出，如下图所示。

❸ 三人表决器，逻辑电路图怎么画

三人表决器的逻辑抄电路有两种袭，一种是必须三人都同意才通过，第2种是三人有一人同意即可通过，以第1种为例，逻辑电路的画法步骤如下：

1、在一平面内，划出三个单开单制的控件开关，在上方画出一个用电器。

向左转|向右转

❹ 用3—8线译码器和门电路实现一个三人表决器.(表决时少数服从多数)

❺ 关于三人表决器普通电路图设计

给你一个8路表决器电路图，具有声光数显三种功能。你可接其3路即可，电路简单，一般不需调试。

❻ 三人表决器的逻辑电路图怎么画

如果题目不限制使用的逻辑门类型，就很容易。
Y=AB+AC+BC
三个二输入端与门，输出接入一个三输入端或门。
http://..com/question/489247413.html?oldq=1

❼ 三人表决器电路图

三人表决器”
“三人表决器”的逻辑功能是：表决结果与多数人意见相同。
设X0、X1、X2为三个人（输入逻辑变量），赞成为1，不赞成为0； Y0为表决结果（输出逻辑变量），多数赞成Y0为1，否则，Y0为0。其真值表如表1所示。
表1 “三人表决器”真值表
输入逻辑变量 输出逻辑变量
X0 X1 X2 Y0
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
由真值表写出逻辑表达式并化简得：Y0=X0*X1+X0*X2+X1*X2 （1）
要实现这个逻辑功能，如果用“集成逻辑门”，则可选用三个两输入“与门”和一个三输入“或门”来实现。但是，这里我们不是用“集成逻辑门”，而是用PLC“程序”来实现。
程序语句如下：
0 LD X0
1 AND X1
2 LD X0
3 AND X2
4 ORB
5 LD X1
6 AND X2
7 ORB
8 OUT Y0
9 END
将这个程序语句写入到PLC中，再进行接线：用三个开关分别控制X0、X1、X2，用一盏指示灯来显示表决结果，并将COM1连接到24V直流电源的正极。接线完毕就可以进行演示实验的操作了。如果赞成，则合上开关；如果不赞成，则断开开关。指示灯的亮灭，显示的是表决的结果。灯亮表示多数赞成，灯不亮，则表示多数不赞成。表决结果与多数人意见相同。
下面探讨一下由“逻辑表达式”来编写PLC程序的规律。一般书上用A、B、C表示输入逻辑变量，用Y表示输出逻辑变量。在这里为了编程的方便，我们有意把PLC的输入继电器（X）的触点作为输入逻辑变量，把输出继电器的线圈作为输出逻辑变量。例如，在表达式（1）中，X0、X1、X2为三个输入逻辑变量，代表三个人，Y0为输出逻辑变量，代表表决结果。同时在PLC中，X0、X1、X2又是三个输入继电器，都是输入继电器的常开触点； Y0是一个输出继电器，是输出继电器的一个线圈。
式（1）是一个“与或式”，在第一项X0*X1中，“X0”在项首，用[LD]指令,即LD X0，“*”是“与”逻辑，用[AND]指令，即AND X1。第二项、第三项也是这个规律，三项相加，
“+”是“或”逻辑，用[ORB]指令，[ORB]指令是“块或”指令。因为每一个“与项”都是两个触点相串联的“串联电路块”，而“相加”就是作并联连接，即“串联电路块”作并联连接，所以要用“块或”指令。Y0是输出，用线圈输出指令[OUT],即OUT Y0。程序结束用
[END]指令。认真总结由“逻辑表达式”来编写PLC程序的规律，这对于快速编程很有好处。但是，一般的初学者，往往都是由“逻辑表达式”到“梯形图”，再到“程序语句”。为了帮助初学者，我们将这个程序的梯形图一并给出，如下图所示。

❽ 如何使用集成译码器74LS138设计一个三人表决器帮忙画出电路图！！！！

将3-8译码器的输出OUT(1、2、4、7)作为一个4输入的或门的输入，或门的输出作为加法器的和；将3-8译码器的输出OUT(3、5、6、7)作为一个4输入的或门的输入。

或门的输出作为加法器的进位输出。即完成了加法器的设计。回过头来分析：当加法器的输入分别为：a=1,b=0,ci=1时。

对应3-8译码器的输入为A=1,B=0,C=1，这是译码器对应的输出为OUT(5)=1,其余的为0，根据上面设计的连接关系，s=0,co=1,满足全加器的功能，举其他的例子也一样，所以，设计全加器的设计正确。

(8)74138三人表决器电路图扩展阅读：

变量译码器是一个将n个输入变为2^n个输出的多输出端的组合逻辑电路。其模型可用下图来表示，其中输入变化的所有组合中，每个输出为1的情况仅一次，由于最小项在真值表中仅有一次为1，所以输出端为输入变量的最小项的组合。故译码器又可以称为最小项发生器电路。

译码器是一种具有“翻译”功能的逻辑电路，这种电路能将输入二进制代码的各种状态，按照其原意翻译成对应的输出信号。有一些译码器设有一个和多个使能控制输入端，又成为片选端，用来控制允许译码或禁止译码。

74138是一种3线—8线译码器 ，三个输入端CBA共有8种状态组合（000—111），可译出8个输出信号Y0—Y7。这种译码器设有三个使能输入端，当G2A与G2B均为0，且G1为1时，译码器处于工作状态，输出低电平。当译码器被禁止时，输出高电平。

❾ 三人表决电路实验报告，三人表决器的逻辑电路图怎么画

这是一种三人表决器。

真值表：
K1 K2 K3 K
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
逻辑表达式：
K = !K1 K2 K3 + K1!K2 K3 + K1 K2!K3 + K1 K2 K3
用逻辑代数化简回：
K = !K1 K2 K3 + K1!K2 K3 + K1 K2
= K2 (K1 + K3) + K1 (K2 + K3) + K1 K2 ; 吸收率 A + A'B = A + B
= K1K2 + K1K3 + K2K3
或用卡诺图化答简：
K3\K1K2 00 01 11 10
0 0 0 1 0
1 0 1 1 1
最简与或式：
K = K1K2 + K1K3 + K2K3
绘制逻辑电路图：
根据上式即可绘制。

❿ 数字电子技术，三人表决器

假设主裁判为A,两个副裁判为B,C,真值表为
A B C Y
0 x x 0 （主裁判一票否决）；
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
其与非推导及逻辑图见照片: