两级计数电路

Ⅰ 如何用D触发器实现2位2进制计数器电路图

该设计主要思路为时钟分频和逻辑运算。也可以理解为计数器设计和进位提取。

需要建立对D触发器的工作方式和各种逻辑门电路的工作方式的正确认识和使用

1、观察该系统输入输出波形可以确定该系统为时钟的四分频（2位2进制）

观察仿真结果可以发现输出信号D(8)高电平持续时间位半个CP，4个CP为一个周期，符合设计要求。

注意：仿真使用的D触发器为边沿触发，边沿触发D触发器工作过程如下：

当时钟CP上升沿到达时，D输入端的状态被送到Q输出端。

当时钟CP上升沿完成后，Q输出端保持原有的状态，等待下一个CP上升沿。

部分触发器带有复位端和置位端，根据其有效电平可以对Q端进行清0或者置1的操作。

Ⅱ 数字电路两个74LS160级联求计数模值怎么求。如图

LS160是同步计数器，同步置数，异步（直接）清零。应该采用同步预置法的反馈模式，专这是直接清零法，属浪费优质资源。

计数到101001B=29D，即计数到29被强制归零，计数范围是0~28，模值是29，产生溢出的数值就是模值。

同步预置法，反馈值是 28 ，反馈信号输入置数端，数据输入端接地。

Ⅲ 74LS160有无进位输出端，它是如何实现两级计数器的级联的

74LS160有动态进位输出端（15脚），实现两级计数器的级联，将低位动态进位输出端15脚，连接到高位芯片的EN T（10脚）和EN P（7脚）。两芯片的时钟（2脚）并联在一起作为时钟输入。就是两级计数器连接。其它脚按功能要求连。