译码电路设计

㈠ 说明译码电路的设计方法（至少给出两种）(针对mcs51单片机)

可以做来成全译码或者半译自码。

译码器的种类很多，但它们的工作原理和分析设计方法大同小异，其中二进制译码器、二-十进制译码器和显示译码器是三种最典型，使用十分广泛的译码电路。
译码器
二进制码译码器，也称最小项译码器，N中取一译码器，最小项译码器一般是将二进制码译为十进制码；
代码转换译码器，是从一种编码转换为另一种编码；
显示译码器，一般是将一种编码译成十进制码或特定的编码，

㈡ N进制计数译码显示电路的设计，用74SL160和74SL161

㈢ 简单的数电问题，138译码器设计裁判电路

你这不是一般的难啊！估计没人能给你作答。
这个需要时间，需要耗费一定的精力，还需要会用Multisim 软件，对数字电路还有精通.....
必须用 三 ,八（74ls138） 译码器实现吗？

㈣ 最后这个译码电路真值表以及怎么设计

283加法器输出的和数是二进制数，而数码管个位需要七段（a-f）驱动，当和数大于9时十位应显示1（即b和c段亮，可以并联）。因此，译码电路输入为283的和数Σ3Σ2Σ1Σ0和进位Co，输出为十位的b和个位的a-f。

㈤ 用74LS138译码器设计电路

加油哈谢谢

㈥ 求大神，数字逻辑题目，用PROM实现一个显示译码电路，写出设计过程并画出图

（1）做出译码器的真值表。
（2）根据输入、输出位数选择相应的PROM规格。
（3）PROM地址线做输入端，数据线做输出端。
（4）对照真值表，把输出数据写入与地址对应的存储单元。
（5）PROM的片选（CS'）、读/写‘（R/W’）端子置于有效读出状态。

㈦ 请用74LS138译码电路设计一地址号为210H~21FH的端口地址译码电路

210H~21FH共16个地址，因此需要两片74LS138，
第一片地址：
1000010 000 ---- 1000010 111，低3位就对应74LS138的ABC输入端，其余高位用以产专生片选信号；
第二片属地址是 1000011 000 ---- 1000011 111；

㈧ 试用74ls138设计一个地址译码电路器，要求该译码器Y0到Y7对应的端口地址为250h到257h

取端口地址的低3位，000～111接译码器的ABC三个输入端，译码器的输出端8路输出可作为端口的选通信号，高位地址直接接端口高位地址就可以了

㈨ 请用基本门电路设计一个三-八译码器

A0，A1，抄A2分别袭对应为A，B，C信号。假设A2是高位信号。

由译码器原理可以知道，当AB＝1时，即CBA输入为110或者111。这时Y6或Y7有效。

同理，当BC＝1时，即CBA输入为011或111.这时Y3或Y7有效。

所以只要将Y3，Y6，Y7接在一个三端的或门上就行了。

(9)译码电路设计扩展阅读：

74138是一种3线—8线译码器 ，三个输入端CBA共有8种状态组合（000—111），可译出8个输出信号Y0—Y7。这种译码器设有三个使能输入端，当G2A与G2B均为0，且G1为1时，译码器处于工作状态，输出低电平。当译码器被禁止时，输出高电平。

检测74ls138译码器时间波形的电路，使用的虚拟仪器为数字信号发生器和逻辑分析仪。数字信号发生器在一个周期内按顺序送出两组000—111的方波信号。

㈩ 设计一个端口地址为3A5H的可读写I/O地址译码电路。

端口地址译码
和设计存储器系统一样，设计I／O接口也要涉及地址译回码。第三章介绍的译码方答法也适用于I／0端口的地址译码。比如，I／0接口中普遍采用部分译码。
当I／O接口中只有一个或两I／O端口时，可用门电路构成译码器，如与非门等；当所含的I／0端口较多且地址有规律(如连续)时，可用现成的译码器，如3线一8线译码器74LSl38或8205，又如4线一16线译码器74LSl54；当I／O端口较多而地址分散时，可考虑采用可编程逻辑器件(Programmable Logic Device，PLD)或通用逻辑阵列(Generic Atray Logic，GAL)。