六门电路

㈠ 有会设计6输入或门电路图的吗(只要2个门实现)

我一直都是从电池-石英钟里面取秒信号。
注意，石英钟的线圈驱动，是用两个图腾柱输出回驱动，答有一种音频功放就是这种结构，每个图腾柱有上下两个串联的开关，两个图腾柱的上下开关交替导通，每次导通的时间大约几十毫秒。
要是从一个图腾柱取信号，好像是两秒一次，
从两个图腾柱取信号，经过或门，就是一秒一次脉冲。
再经过计数器，给定器，对前两者符合判别的异或门，就能达到要求。

㈡ 请任意写出五种常见的门电路

74LS00 四 2输入与非门
74LS04 六非门
74LS08 四 2输入与门
74LS10 三 3输入与非门
74LS32 四 2输入或门
74LS86 四 2输入异或门

㈢ 用74LS138和必要的门电路设计一个6节拍脉冲发生器，节拍为1ms的高电平

哥们一看就是华电的，数电实验自主创新实验我也在搜答案= =

㈣ 如何用8选1数字选择器和门电路设计64选1数字选择器

这种题目，原理其实很简单，但是真要连接，却又很麻烦，芯片太多了，连线也多，画起来有点麻烦，这种题目真是很奇葩，实际应用能这么做吗？
你说的意思差不多，8个8选1并联，其实就第一级完成64选1，选出8个数字，后面再接一个，完成第二级8选1。
要完成64选1，需要6位地址线。
但要加一片74LS138译码器，即前面的8个需要用译码器来选片，8个选一个芯片工作。
前面8片接低3位地址，A2，A1，A0。高3位地址A5，A4，A3接译码器，再接后面的8选1芯片的地址输入ABC。
真要画出这个逻辑图，需要很耐心哪。

㈤ 谁知道六非门缓冲器CD4069集成电路的电路图和它在电路中的作用

CD4069是一个六反相器芯片。主要用作通用反相器、即用于不需要中功率TTL驱动和逻辑电平转换的电路中。

14个引脚说明如下：

1脚和2脚（1输入2输出），

3脚和4脚（3输入4输出），

5脚和6脚（5输入6输出），

8脚和9脚（8输入9输出），

10脚和11脚（10输入11输出），

12脚和13脚（12输入13输出），

7脚是VSS
14脚是VCC。

提供了 14 引线多层陶瓷双列直插（D） 、熔封陶瓷双列直插（J） 、塑 料双列直插（P）和陶瓷片状载体（C）4 种封装形式。

推荐工作条件：

电源电压范围…………3V～15V

输入电压范围…………0V～VDD

工作温度范围 ：

M 类…………－55℃～125℃

E类………….－40℃～85℃

极限值：

电源电压…...－0.5V～18V

输入电压……－0.5V~VDD+0.5V

输入电流…………….±10mA

储存温度…………－65℃～150℃

㈥ 请问逻辑门电路中 非门原理 结果很简单的，需要详细一点的分析。

我再说得详细一些吧。一般的数字电路逻辑，低电平为0，高电平为1，可以理解内吧。那么什么是低电平呢容，一般在TTL(VCC=5V)电路中，<1.4V的电压为低电压，>2.7V的为高电压。有了上面基础，我们再说上面的电路。我们假设VCC为5V
(a)图是三极管，当A点电压<0.7V时（A为低电平，0），三极管从上到下截止，VCC到地之间，是断开的，那么F的输出就是VCC（F为高电平，1）。 同时，如果A点电压比较高，比如说为5V，那么此时三极管从上到下导通，即VCC通过Rc接到了地，此时F点输出就为0了，所以由此可以得出，F点，从逻辑上来说，是A点得反。
你可能会有几个问题，比如说，为什么是<1.4V,为什么是>2.7V，中间的去哪了，又或者说，我说<0.7V截止，那么稍微大一点，A为0.8，此时导通F也为0啊之类的，这些就是稍微深入点了，你就可以去读读书，从书中寻找更多的为什么。

㈦ 用JK触发器和门电路设计一个同步六进制加法计数器，写出设计过程并画逻辑图

6进制同步置零计数器 Verilog代码

mole counter（clk,reset,count）;

input clk,reset;

else

count<=count+1;

end

endmole

预置输入先置0，取Q(N)的输出做置数信号，在(N+1)的时钟前沿内Q输出同步归零，这是完全容同步计数，是同步计数器的正确用法。比较两种方法可知，设计N进制计数器时，清零法的反馈信号是（N+1），控制端是置零CR' ；置数法的反馈信号是 N ，控制端是置数LD' 。

(7)六门电路扩展阅读：

对边沿JK 触发器归纳为以下几点：

1、边沿JK 触发器具有置位、复位、保持（记忆）和计数功能；

2、边沿JK 触发器属于脉冲触发方式，触发翻转只在时钟脉冲的负跳变沿发生；

3、由于接收输入信号的工作在CP下降沿前完成，在下降沿触发翻转，在下降沿后触发器被封锁，所以不存在一次变化的现象,抗干扰性能好，工作速度快。

㈧ 常用的基本门电路是哪几个 其功能是

常用的门电路在逻辑功能上有与门、或门、非门、与非门、或非门、与或非门、异或门等几种。

1、与门：实现逻辑“乘”运算的电路，有两个以上输入端，一个输出端(一般电路都只有一个输出端,ECL电路则有二个输出端)。只有当所有输入端都是高电平（逻辑“1”）时，该电路输出才是高电平（逻辑“1”），否则输出为低电平（逻辑“0”）。

2、或门

实现逻辑加的电路,又称逻辑和电路,简称或门。此电路有两个以上输入端,一个输出端。只要有一个或几个输入端是 “1”,或门的输出即为 “1”。而只有所有输入端为 “0”时,输出才为 “0”。

3、非门

实现逻辑代数非的功能，即输出始终和输入保持相反。

4、与非门

若当输入均为高电平1，则输出为低电平0；若输入中至少有一个为低电平0，则输出为高电平1。与非门可以看作是与门和非门的叠加。

5、或非门

具有多端输入和单端输出的门电路。当任一输入端(或多端)为高电平（逻辑“1”）时，输出就是低电平（逻辑“0”）；只有当所有输入端都是低电平（逻辑“0”）时，输出才是高电平（逻辑“1”）。

(8)六门电路扩展阅读

门电路输出端的电路结构有三种型式：有源负载推拉式(或互补式)输出、集电极(或漏极)开路输出和三态输出。

推拉式输出的门电路一般用于完成逻辑运算。集电极开路的门电路(OC门)在实现一定逻辑功能的同时，还能实现电平变换或驱动较高电压、较大电流的负载：可以把两个门的输出端直接并联，实现逻辑与的功能(称“线与”联接)。三态输出门广泛应用于和系统总线的联接以及实现信号双向传输等方面。

㈨ 与门电路输出高电平为什么只有0.6V

对于TTL门电路来说，低电平电压低于0.3V，高电平电压高于2.4V 。 只有0.6V不合符数字电路的电平回要求。要么芯片损坏答了，要么输出端后面接错电路了。另外就是每个门电路有带负载的限制，数据手册有扇出系数的概念，看下是否超出其带负载大小了，不过一般很少人将一个输出端接3个以上的负载。

㈩ 求六输入或非门电路

六输入端的或非门好像没有现成的器件，但是你可以自己搭出来，用六支二极版管和权一支电阻搭成六输入端或门（六支的正极作为输入，它们的负极连在一起通过电阻接低电平），这六支二极管的负极就是六输入端或门的输出，把它再接到一个非门的输入（如7404、CD4069），这非门的输出就是六输入或非门的输出了。