时序逻辑电路设计

㈠ 设计同步时序逻辑电路的一般步骤有哪些

同步计数器设计的一般步骤为：

1、分析设计要求，确定触发器数目和回类型；

2、选择状态答编码；

3、求状态方程，驱动方程；

4、根据驱动方程画逻辑图；

5、检查能否自启动。

(1)时序逻辑电路设计扩展阅读

1、一个触发器有两个稳定状态：

“0”状态：Q＝0，＝1；

“1”状态：Q＝1，＝0。

2、触发器（FF）应具有以下功能：

在新数据输入之前（无触发信号）时，触发器一直保持原来的状态（原数据）不变。

输入信号触发下，它能从一种状态转换为另一种状态。即：FF能够“接收”“保持”并“输出”数字信息。

㈡ 时序电路的时序电路的设计

钟控时序逻辑电路的设计从一组规格说明书开始，继而得到逻辑图或一系列布尔函数，再从中生成逻辑图。时序电路和组合电路的不同之处在于，组合电路定义完全由真值表定义，而时序逻辑电路需要用状态表定义。所以，时序电路设计的第一步就是得到状态，或和状态具有相同信息表达能力的其它逻辑表示形式，如状态图等。
同步时序电路是由触发器和组合门组成的。电路设计包括选择触发器和设计组合逻辑结构，保证这个组合逻辑结构和触发器组成的电路可以实现状态规格说明书中的预期目标。所需触发器的最小个数是由电路状态的个数决定的；n个触发器可以表示2^n个二进制状态。组合电路是通过计算触发器的输入方程和输出方程从状态表中得到的。实际上，一旦触发器的类型和数量确定或，设计步骤就由对一个时序电路的设计转换为一个组合电路的设计。用这种方法，就可以使用组合电路设计技术。 下面提到的时序电路的设计步骤与组合电路类似，但还需要一些额外的步骤。
1．规格说明书：如果没有，先写出电路的规格说明书。
2．系统描述：从问题的陈述中得出状态图或状态表。
3．状态赋值：如果通过步骤1中只能得到状态图，则在从状态图中得到状态表。并未状态表中的每个状态赋二进制代码。
4．得到触发器的输入方程：选择一种或多种类型的触发器，通过已经编码的状态表中的下一状态得到触发器的状态方程。
5．得到输出方程：通过状态表中的输出信号栏得到输出方程。
6．优化：优化触发器的输入方程和输出方程。
7．工艺映射：画出电路由触发器、与门、或门和反向器所组成的逻辑图。将这个逻辑图转换为由有效的触发器和门工艺组成的新的逻辑图。
8．验证：验证最终设计的正确性。
为了方便起见，我们一般都省略步骤7即工艺映射，而在示意图中仅使用触发器、与门、或门和反向器。