时序逻辑电路波形图

1. 如何根据同步时序逻辑电路输出波形,写出状态图和状态表,然后分析电路逻辑功能

先根据波形图列出真值表，再根据真值表写状态表，再根据状态表画状态图，最后根据状态图，分析功能，这个就要靠经验了。文字无法描述清楚，建议发个具体例子来说明。

2. 这时序逻辑电路的波形图困得我睡不着觉. 帮帮忙啊 谢谢了

有图就好办多了
这不就是五位的计数器嘛，000-001-010-011-100-000，第五个脉冲是100，不要把000忘记数了。
根据电路图还可以列进位位C的公式：C=Q2，所以Q2是1的时候C当然是1了。

书上是错误的，当Q2Q1Q0=111时，Co=1，而不是等一个CP脉冲再是1。Co=Q2Q1Q0，想不懂你那本书是怎么编的！！！

3. 图是一个能够产生单个脉冲的时序逻辑电路,请根据所给定的输入波形图,画出Q1,Q

4. 时序逻辑电路如图所示，试根据CP和X的输入波形画出Q1、Q0的输出波形

这样的题目看似复杂其实不难，就是步骤多，容易错。

D触发器：

Q(n+1) = D

D 触发器是在时钟上沿触发有效，本题改为下沿有效。

JK触发器：

J=1，K=0时，Q(n+1)=1 ；

J=0，K=1时，Q(n+1)=0 ；

J=K=0时，Q(n+1=Qn ；

J=K=1时，Qn+1=Qn' ；

两个触发器的时钟（CP）、复位（R）、置位（S）都是低电平有效。

波形从初始状态（Q1Q0=00）开始画。

两个触发器是同步触发，1J = Q1 ，Q1 变化的结果传输到 1J 时，CP 上沿已经过去，所以 Q0 要在下一个时钟变化。

复位(R)信号直接清零，与时钟无关。

你继续画下去，我没时间。

5. 时序逻辑电路中怎么根据波形图判断是几进制计数器

观察计数器经过几个CP脉冲到初始状态，则该计数器就是几进制计数器。

例如由如上输出波形图可以看出，该计数器经过6个CP脉冲以后，又回到了初始状态（Q0 Q1 Q2=0 0 0），故该计数器是六进制计数器。

Q3Q2为11时，这时计数值是1100，是12，与非门输出低电平，使计数器复位，就是回到0000了，再从0开始计数。可是，当计到1100，即12时，立即回0了，并看不到12，只看到最大数是11，所以，是12进制计数器。并没有12。

(5)时序逻辑电路波形图扩展阅读：

在数字电路通常分为组合逻辑电路和时序逻辑电路两大类，组合逻辑电路的有关内容在前面的章节里已经作了介绍，组合逻辑电路的特点是输入的变化直接反映了输出的变化，其输出的状态仅取决于输入的当前的状态，与输入、输出的原始状态无关；

而时序电路是一种输出不仅与当前的输入有关，而且与其输出状态的原始状态有关，其相当于在组合逻辑的输入端加上了一个反馈输入，在其电路中有一个存储电路，其可以将输出的状态保持住。

6. 时序逻辑电路时序图的画法

首先要知道电路的逻辑关系、驱动方程、时钟的有效时刻，画出时钟波形，对应时钟有效时刻，依据驱动方程画出各个输出端波形。
你贴一个电路出来做例子。

7. 数字电子技术中时序逻辑电路中时序图怎么画

时序图是用来描述数字电路或者控制电路输入和输出端口在不同时间的状态的一种图形，通常用多根水平横线表示多个输入/输出，每根线代表一个输入或输出，通常用“凸起”代表“1”,“平直”代表“0”。

横向代表时间，这样就很容易看出在不同时段各个输入/输出端口的状态，还可以用曲线箭头指示某个变化引起的相关端口的变化，这样更容易看清电路的逻辑的关系。

时序逻辑电路是数字逻辑电路的重要组成部分,时序逻辑电路又称时序电路,主要由存储电路和组合逻辑电路两部分组成。它和我们熟悉的其他电路不同,其在任何一个时刻的输出状态由当时的输入信号和电路原来的状态共同决定,而它的状态主要是由存储电路来记忆和表示的。

(7)时序逻辑电路波形图扩展阅读：

时序逻辑电路特点

时序逻辑电路其任一时刻的输出不仅取决于该时刻的输入，而且还与过去各时刻的输入有关。常见的时序逻辑电路有触发器、计数器、寄存器等。由于时序逻辑电路具有存储或记忆的功能，检修起来就比较复杂。

带有时序逻辑电路的数字电路主要故障分析：

1、时钟：时钟是整个系统的同步信号，当时钟出现故障时会带来整体的功能故障。时钟脉冲丢失会导致系统数据总线、地址总线或控制总线没有动作。时钟脉冲的速率、振幅、宽度、形状及相位发生变化均可能引发故障。

2、复位：含有微处理器(MPU)的设备，即使是最小系统，一般都具有复位功能。复位脉冲在系统上电时加载到MPU上，或在特定情况下使程序回到最初状态(例如，看门狗Watchdog程序)。当复位脉冲不能发生、信号过窄、信号幅度不对、转换中有干扰或转换太慢时，程序就可能在错误的地址启动，导致程序混乱。

3、总线：总线传递指令系列和控制事件，一般有地址总线、数据总线和控制总线。当总线即使只有一位发生错误时，也会严重影响系统功能，出现错误寻址、错误数据或错误操作等。总线错误可能发生在总线驱动器中，也可能发生在接收数据位的其它元件中。

4、中断：带微处理器(MPU)的系统一般都能够响应中断信号或设备请求，产生控制逻辑，以暂时中断程序执行，转到特殊程序，为中断设备服务，然后自动回到主程序。中断错误主要是中断线路粘附(此时系统操作非常缓慢)或受到干扰(系统错误响应中断请求)。

5、信号衰减和畸变：长的并行总线和控制线可能会发生交互串扰和传输线故障，表现为相邻的信号线出现尖峰脉冲(交互串扰)，或驱动线上形成减幅振荡(相当于逻辑电平的多次转换)，从而可能加入错误数据或控制信号。

发生信号衰减的可能原因比较多，常见的有高湿度环境、长的传输线、高速率转换等。而大的电子干扰源会产生电磁干扰(EMI)，导致信号畸变，引起电路的功能紊乱。

8. 怎样画时序逻辑电路的波形图

这个，首先你得熟悉电路IC 的datasheet.
时序图，包括几个部分： 时钟clk， 数据data， 有些还包括 使能en 等等。
先把clk画出来，然后根据采样状况，画出data。

9. 数字电路组合逻辑电路波形图怎么画有图

1、函数Y简化有问题

正解流程：

Y1=AC，Y2=BC，

Y=(Y1+Y2)'=(AC+BC)'=[C(A+B)]'=C'+(A+B)'=C'+A'B'，而不是Y=C'+(AB)' ！

2、Y波形图也存在误差

正确作图：回

线路标注答：

J1=Q2，K1=Q2' ，J2=K2=Q1’；

按 Qn=J *Q' + K' * Q；

则 Q1n = Q2，

初态 Q1=Q2=0；

第1个脉冲后，Q1n = Q2 =0，Q2n = Q1' *Q2’+ Q1 * Q2 =1；

第2个脉冲后，Q1n = Q2 =1，Q2n = Q1' *Q2’+ Q1 * Q2 =0；

第3个脉冲后，Q1n = Q2 =0，Q2n = Q1' *Q2’+ Q1 * Q2 =0；

完成一个循环

(9)时序逻辑电路波形图扩展阅读：

现代的数字电路由半导体工艺制成的若干数字集成器件构造而成。逻辑门是数字逻辑电路的基本单元。存储器是用来存储二进制数据的数字电路。