㈠ 關於電子電路設計的雜志有哪些
關於電子電路設計的雜志現辦的比較好的有「電子報」「無線電」「電子技術的應用」「不知原的「中學科技」停刊沒有那，那上的電子部份可也是好的了。
學術期刊刊發的文獻以學術論文為主，而非學術期刊刊發的文獻則以文件、報道、講話、體會、知識等只能作為學術研究的資料而不是論文的文章為主。由於《總覽》選刊的依據是 「 載文量多 」 、 「 收錄量大 」 和 「 被引次數多 」 ，並不強調學術期刊與非學術期刊的界線，對此自然也就沒有進行嚴格區分。具體說來，《中文核心期刊要目總覽》學術與非學術不分，主要表現在兩個方面，一是期刊的定性，二是期刊的宗旨 。
㈡ 求助，提供幾篇有關 A/D轉換電路的設計 的外文文獻，或者哪裡可以下載到
到我空間看看吧。有相關帳號和入口。
http://hi..com/pxpsd/blog/item/f11407de357a455295ee3726.html
㈢ 《晶體管電路設計》參考文獻怎麼寫
參考文獻的格式和規范有專門的區別，建議你直接用參考文獻生成器，然後選擇回你要的格式類型答，讓它自動生成後直接貼到文檔內就可以了。記得要保存全文的格式相同。 或者你乾脆選個論文模板，然後上傳論文全文，讓軟體給你直接套用到論文模板裡面去，自動生成格式，參考文獻也或自動規范。目前這個功能比較好用的 是 筆桿網的論文模板功能。
如果你還沒寫，參考文獻，你就直接用筆桿網的資料搜集，輸入你引用的文獻，然後選擇參考文獻生成就可以了。
㈣ 有沒有液晶顯示器驅動電路設計畢業論文的英文文獻及翻譯
Is there a LCD driver circuit designed in English literature?
㈤ 跪求一個50w功放電路設計的論文（不是學術論文）
一f、 實驗目的 1、 熟悉數字式頻率計8的基本工g作原理。 0、 熟悉數字頻率計2中1計4數顯示4及d控制等部分6的綜合設計1及o調試方7法。二z、實驗原理數字頻率計6是測量電信號頻率的儀器之d一m，其原理圖如下h所示8： 。。。。。。 被測信號經過放大o整形成為0脈沖信號，作為7計6數器的計7數脈沖，計8數器受控制門k（閘門k）的控制，閘門e開a啟，計1數器開o始對輸入s的脈沖信號計5數，若閘門h開x啟的時間為71秒，則計7數器累計7的脈沖數就是被測信號的頻率。在閘門e關閉後，停止7計7數，計4數器的狀態寫入o鎖存器，並通過解碼器驅動數碼管顯示6出測量值。這樣，當再次測量（計5數）時，數碼管可以5保持上r一u次的測得的數據。三y、 實驗要求 4、 利用216定時器設計7標准秒脈沖發生器電路。 0、 解碼顯示7電路用實驗箱中2的四路數碼管顯示8電路。四、設計8思路根據實驗原理框圖，做如下y設計0：信號的放大z部分2可以7用三z極管放大j電路來完成，而整形部分2可用施密特觸發器來完成，為8簡單起見1，可用247來做。控制門k用一e個a與o門n即可實現。兩個l單穩態觸發器完全一u樣，均可用777來做。計8數器用11LS260來完成，免去了x接十u進制計6數器的麻煩（若用17LS653）。鎖存電路用四路鎖存器86LS85來完成。其輸出可直接接到數電箱上y的67LS273解碼電路，進而顯示6結果。在這次實驗中1，設計8四位頻率計8，故需用四個c63LS130和四個n72LS52。五u、 實驗器件 338定時器 31LS060 76LS18 84LS06 06LS00 電阻、電容若干r六5、設計1思路這里主要說明一n些參數的選擇。對施密特觸發器只涉及s到一d個q外接小f電容，典型值為00。02uF。 h抱jbt|
㈥ 電路論文3000字
，我擅長的是 繪制各種電路圖，關於電路設計的畢設，傳熱導熱論文，還有演算法，需要matlab的論文。
㈦ 跪求電子電路課程設計，要有電路圖，元件清單，各種參數，計算公式，參考文獻，跪求大神啊
你的目的是什麼？加我求求我告訴你。330856445
㈧ 求一篇電路論文！！
功耗低CMOS集成電路採用場效應管，且都是互補結構，工作時兩個串聯的場效應管總是處於一個管導通，另一個管截止的狀態，電路靜態功耗理論上為零。實際上，由於存在漏電流，CMOS電路尚有微量靜態功耗。單個門電路的功耗典型值僅為20mW，動態功耗（在1MHz工作頻率時）也僅為幾mW。工作電壓范圍寬CMOS集成電路供電簡單，供電電源體積小，基本上不需穩壓。國產CC4000系列的集成電路，可在3~18V電壓下正常工作。邏輯擺幅大CMOS集成電路的邏輯高電平「1」、邏輯低電平「0」分別接近於電源高電位VDD及電影低電位VSS。當VDD=15V，VSS=0V時，輸出邏輯擺幅近似15V。因此，CMOS集成電路的電壓電壓利用系數在各類集成電路中指標是較高的。抗干擾能力強CMOS集成電路的電壓雜訊容限的典型值為電源電壓的45%，保證值為電源電壓的30%。隨著電源電壓的增加，雜訊容限電壓的絕對值將成比例增加。對於VDD=15V的供電電壓（當VSS=0V時），電路將有7V左右的雜訊容限。輸入阻抗高CMOS集成電路的輸入端一般都是由保護二極體和串聯電阻構成的保護網路，故比一般場效應管的輸入電阻稍小，但在正常工作電壓范圍內，這些保護二極體均處於反向偏置狀態，直流輸入阻抗取決於這些二極體的泄露電流，通常情況下，等效輸入阻抗高達103~1011Ω，因此CMOS集成電路幾乎不消耗驅動電路的功率。溫度穩定性能好由於CMOS集成電路的功耗很低，內部發熱量少，而且，CMOS電路線路結構和電氣參數都具有對稱性，在溫度環境發生變化時，某些參數能起到自動補償作用，因而CMOS集成電路的溫度特性非常好。一般陶瓷金屬封裝的電路，工作溫度為-55 ~ +125℃；塑料封裝的電路工作溫度范圍為-45 ~ +85℃。扇出能力強扇出能力是用電路輸出端所能帶動的輸入端數來表示的。由於CMOS集成電路的輸入阻抗極高，因此電路的輸出能力受輸入電容的限制，但是，當CMOS集成電路用來驅動同類型，如不考慮速度，一般可以驅動50個以上的輸入端。抗輻射能力強CMOS集成電路中的基本器件是MOS晶體管，屬於多數載流子導電器件。各種射線、輻射對其導電性能的影響都有限，因而特別適用於製作航天及核實驗設備。可控性好CMOS集成電路輸出波形的上升和下降時間可以控制，其輸出的上升和下降時間的典型值為電路傳輸延遲時間的125%~140%。介面方便因為CMOS集成電路的輸入阻抗高和輸出擺幅大，所以易於被其他電路所驅動，也容易驅動其他類型的電路或器件。
㈨ 參考文獻這么使用啊例如：[1] 姚福安 電子電路設計與實踐[M] 山東科學技術出版社
參考文獻體例很復雜，主要看用稿單位的學術規范要求。
國家有一個推薦標准，但是因為是推薦標准，現在社科類採用的就不太多
很多學校都有自己的學術規范標准，我研究過，相互之間區別還是很大的
同樣是國家核心期刊，體例標准也不相同
所以建議你和用稿單位溝通一下，看看對方推薦什麼體例
否則的話，對雙方都是麻煩