雜訊電路設計

1. 為什麼低雜訊電路設計，選用JFET 而不用BJT

JFET是電壓控制電流器件 ，其g——s級間沒有電流，僅僅只是Vgs控制Ids，
而BJT的b——e結不僅有電壓，還有電流流過，其Vbe受溫度影響的厲害。

2. 正在做一個單片機雜訊計，用咪頭（駐極體話筒）做輸入端，請問後面的電路怎麼設計

理應來說，做為儀表，應該用儀用運放，因為它的線性度比較好，但是，傳統儀表對這樣的器件要求可能更高一些，你用的是單片機，所以，很大程度上可以用軟體解決。儀用運放需要的電壓一般較高，像OP07，不太適合在單5V上使用，而且它也很貴。從成本上來說，LM358比較合適，另外，358最低支持在2V的電壓下工作，或者正負1V，5V可以用虛地做一個中點當成正負2.5V來使用，也可以直接使用單5V為358供電，所以用它是首選。
接下來就是線性度的問題了，由於駐極體話筒本身還有運放本身對不同頻率的響應不同，而且對聲壓的反應也不同，還有你的電路本身接法也會影響頻響和強度變化情況，最重要的是，不要放大過頭，防止大信號消頂失真。可以的話要多設置幾個增益檔位，配合軟體實現自動量程功能。
在軟體處理時，可以使用基準強度的聲源進行校正，最後把校正表存在程序里，通過軟體來糾正由於元件和電路帶來的整體線性度問題。這樣一來，每個部分帶來的線性度問題就全都被解決了。
剛才提到頻響的問題，所以糾正的時候不要忘了對不同頻率的信號做不同的糾正。這點大概用ADC0809有點困難，因為它的采樣率一般，如果做頻率分析有點困難，當然一定范圍內還是可用的，可以使用FFT演算法來分析。定時法容易因為信號復雜而無法得到准確的中心頻率。
所以總的來說，電路不是難題，難的是軟體部分。

3. 接收的前端電路為什麼要考慮低雜訊設計

前端電路的信號源功率很弱，要經過放大器放大數百倍甚至上千倍，才能達到系統的要求。噪音如果在前端進入前置放大器，放大器末端輸出信號的信噪比就很差，甚至被雜訊淹沒。市電交流聲、環境雜訊、器件本身的雜訊都會影響前置放大器的性能，所以必須採取各種方法消除雜訊。如高質量的晶元、差分電路輸入、輸出，各種濾波器等措施。

4. 關於電路的雜訊

是電子元件，周圍的電磁場等等多種原因。元件選擇，電路設計，輸入端加以屏蔽等等措施。

5. 怎樣的電源電路設計能更好的抑制電源雜訊。

開關電源加線性電源。
優點：成本高出不少（不是做產品，應該可以接受），紋波小，負載調整率低。
缺點：效率下降那麼一點點。

需要增加兩路AD採集，主要是採集線性電源輸入端和輸出端電壓，線性電源輸出端電壓一般比輸入端要高2V以上，通過調節開關電源的輸出來控制線性電源的輸入。

同步整流法對抑制雜訊有很大幫助，另外隔離式的電源抑制雜訊比非隔離的要好

6. 在低雜訊電路的設計中，試說明為什麼選用F

相對的來說FET比BJT對低雜訊電路好,
因為大多數低雜訊電路是電壓控制為主的,用FET效果比較理想.
而BJT對電流控制比較好

7. 如何在Multisim中設計一個電路 產生一個含有雜訊的正弦波

Multisim中有熱雜訊源（Sources→SIGNAL_VOLTAGE_THERMAL_NOISE），可採用運放構成的加法運算電路將雜訊和正弦波疊加起來，就能實現要求。

8. 了解這些雜訊參數，在實際設計電路時，有啥具體意義

可以對你處理系統的雜訊有幫助，對於高精度的設計，雜訊參數很重要。

9. 開關電源電路設計的秘笈之如何駕馭雜訊電源

無雜訊電源並非是偶然設計出來的。一種好的電源布局是在設計時最大程度的縮短實驗時間。花費數分鍾甚至是數小時的時間來仔細查看電源布局，便可以省去數天的故障排查時間。 圖2.1顯示的是電源內部一些主要雜訊敏感型電路的結構圖。將輸出電壓與一個參考電壓進行比較以生成一個誤差信號，然後再將該信號與一個斜坡相比較，以生成一個用於驅動功率級的PWM(脈寬調制)信號。 電源雜訊主要來自三個地方：誤差放大器輸入與輸出、參考電壓以及斜坡。對這些節點進行精心的電氣設計和物理設計有助於最大程度地縮短故障診斷時間。一般而言，雜訊會與這些低電平電路電容耦合。一種卓越的設計可以確保這些低電平電路的緊密布局，並遠離所有開關波形。接地層也具有屏蔽作用。 誤差放大器輸入端可能是電源中最為敏感的節點，因為其通常具有最多的連接組件。如果將其與該級的極高增益和高阻抗相結合，後患無窮。在布局過程中，您必須最小化節點長度，並盡可能近地將反饋和輸入組件靠近誤差放大器放置。如果反饋網路中存在高頻積分電容，那麼您必須將其靠近放大器放置，其他反饋組件緊跟其後。並且，串聯電阻-電容也可能形成補償網路。最理想的結果是，將電阻靠近誤差放大器輸入端放置，這樣，如果高頻信號注入該電阻-電容節點時，那麼該高頻信號就不得不承受較高的電阻阻抗—而電容對高頻信號的阻抗則很小。 斜坡是另一個潛在的會帶來雜訊問題的地方。斜坡通常由電容器充電(電壓模式)生成，或由來自於電源開關電流的采樣(電流模式)生成。通常，電壓模式斜坡並不是一個問題，因為電容對高頻注入信號的阻抗很小。而電流斜坡卻較為棘手，因為存在了上升邊沿峰值、相對較小的斜坡振幅以及功率級寄生效應。 圖2.2顯示了電流斜坡存在的一些問題。第一幅圖顯示了上升邊沿峰值和隨後產生的電流斜坡。比較器(根據其不同速度)具有兩個電壓結點(potentialtrippoints)，結果是無序控制運行，聽起來更像是煎熏肉的聲音。 利用控制IC中的上升邊沿消隱可以很好地解決這一問題，其忽略了電流波形的最初部分。波形的高頻濾波也有助於解決該問題。同樣也要將電容器盡可能近地靠近控制IC放置。正如這兩種波形表現出來的那樣，另一種常見的問題是次諧波振盪。這種寬-窄驅動波形表現為非充分斜率補償。向當前斜坡增加更多的電壓斜坡便可以解決該問題。 盡管您已經相當仔細地設計了電源布局，但是您的原型電源還是存在雜訊。這該怎麼辦呢？首先，要確定消除不穩定因素的環路響應不存在問題。有趣的是，雜訊問題可能會看起來像是電源交叉頻率上的不穩定。但真正的情況是該環路正以其最快響應速度糾出注入誤差。同樣，最佳方法是識別出雜訊正被注入下列三個地方之一：誤差放大器、參考電壓或斜坡。您只需分步解決便可！ 第一步是檢查節點，看斜坡中是否存在明顯的非線性，或者誤差放大器輸出中是否存在高頻率變化。如果檢查後沒有發現任何問題，那麼就將誤差放大器從電路中取出，並用一個清潔的電壓源加以代替。這樣您應該就能夠改變該電壓源的輸出，以平穩地改變電源輸出。如果這樣做奏效的話，那麼您就已經將問題范圍縮小至參考電壓和誤差放大器了。 有時，控制IC中的參考電壓易受開關波形的影響。利用添加更多(或適當)的旁路可能會使這種狀況得到改善。另外，使用柵極驅動電阻來減緩開關波形也可能會有助於解決這一問題。如果問題出在誤差放大器上，那麼降低補償組件阻抗會有所幫助，因為這樣降低了注入信號的振幅。如果所有這些方法都不奏效，那麼就從印刷電路板將誤差放大器節點去除。

10. RC消除雜訊電路的模擬圖

就是這個圖