電路圖高階

㈠ 求ne555的正弦波電路圖

NE555接成自激多諧振盪器輸出的都是矩形波，若想用之獲得正弦波，電路較復雜，你需要接高階帶通濾波器，從矩形波中提取出正弦波，成本較高。建議閣下還是採用ICL8038來獲得正弦波吧。ICL8038可以同時輸出正弦波、三角波、矩形波，並且調頻非常方便。電路如圖所示。

㈡ 為什麼這個電路的三次諧波濾波電路不能產生純凈的三次諧波

1. 簡易的2階帶通（低頻1階，高頻1階）不足以濾除干擾頻率分量，應該加大濾波能力，用更高的Q值，更高階數（例如4階、6階、8階……）來實現。

2. 電路通帶與信號頻率並不匹配，方波頻率明顯不是1400Hz。
   

㈢ 求助各位大哥大姐

在高階設計的領域中，硬體描述語言扮演的角色，只是一種程序語言介面（PLI）；它提供了一個極具彈性的設計入口（design entry），以作為電路設計者與各種計算機輔助設計工具之間溝通的橋梁 。因此，若缺少了這些EDA工具，硬體描述語言的剩餘價值，也只不過是一種系統規劃工具，或是技術文件格式而已。 具體地說，整個數字電路的高階設計概念 ，可以說就是設計自動化（design automatize）的實現。理想的情況是：由模擬驗證設計是否符合原始設定的規格（specification），以至於諸如邏輯電路的合成與實際晶體管配置與繞線（place and route）這一類徒手不易掌控的工作，工程師均能尋求適當的DEA工具來完成整個電路的設計。圖2描述了完整的自動化數字電路設計流程；其中包含了三種主要的EDA工具：模擬器（simulator）、合成器（synthesizer）以及配置與繞線（place and routing, P&R）工具；除了P&R工具之外，其餘兩者絕大部分，均是以VHDL或Verilog HDL作為其程序語言介面。以下，筆者將配合介紹這個典型的自動化設計流程，簡述各項EDA工具的基本功用。 1.系統規格制定（Define Specification） 在ASIC設計之初，工程師們須根據產品的應用場合，為ASIC設定一些諸如功能、操作速度、介面規格、環境溫度及消耗功率等規格，以做為將來電路設計時的依據。在這方面，目前已有廠商提供系統級模擬器（system -level simulator），為系統設計提供不錯的解決方案；透過此類模擬器，工程師們可以預估系統的執行效能，並可以最佳化的考量，決定韌體模塊及硬體模塊該如何劃分。除此之外，更可進一步規劃哪些功能該整合於ASIC內，哪些功能可以設計在電路板上，以符合最大的經濟效能比。 2.設計描述（Design Description） 一旦規格制定完成，便依據功能（function）或其它相關考量，將ASIC劃分為數個模塊（mole）；此階段是整個設計過程中最要的關鍵之一，它直接影響了ASIC內部的架構及各模塊間互動的訊號，更間接影響到後續電路合成的效能及未來產品的可靠性。 決定模塊之後，便分交由團隊的各個工程師，以VHDL或Verilog等硬體描述語言進行設計－亦即功能的行為描述（behavioral description）；為能明確及有效率地描述模塊的內部功能，各模塊之下可能再細分成數個子模塊（sub-mole），直到能以可合成（synthesizible）的語法描述為止。這種一層層分割模塊的設計技巧，便是一般所謂的階層式設計（hierarchical design）；這與早期直接以繪制閘級電路進行設計的時代，所使用的技巧是相類似的。此一步驟所完成的設計描述，是進入高階合成電路設計流程的叩門磚；習慣上，稱之為硬體描述語言的設計切入點（HDL design entry）。 關於此一步驟，亦有相關的輔助工具相繼推出。Design Book便是其中的代表；它利用一般工程師熟悉的圖形介面－如狀態圖及流程圖，協助初接觸以硬體描述語言進行設計的工程師，自動編寫出相對應的硬體語言描述碼。效能如何筆者不敢斷言，但它能依使用者決定，整合慣用之其它EDA工具的特點，倒是滿吸引人的地方。 3.功能驗證（Function Verification） 完成步驟2的設計描述，接下來便是利用VHDL或Verilog的電路模擬器，針對先前的設計描述，驗證其功能或時序（timing）是否符合由步驟1所制定的規格。通常，稱這類驗證為功能模擬（function simulation），或行為模擬（behavioral simulation），而這類的HDL電路模擬器，則通稱為行為模擬器（behavioral simulator）。 對於這一類功能驗證的模擬而言，模擬器並不會考慮實際邏輯閘或聯機（connenct wires）所造成的時間延遲（time delay）、閘延遲（gate delay）及傳遞延遲（transport delay）。取而代之的是，使用單一延遲（unit delay）的數學模型，來粗略估測電路的邏輯行為；雖然如此無法獲得精確的結果，但其所提供的信息，已足夠作為工程師，針對電路功能的設計除錯之用。 為了能順利完成模擬，在此，您還需要准備一分稱為測試平台（test bench）的HDL描述?。在這份測試平台的描述檔中，必須盡可能地細描述所有可能影響您設計功能的輸入訊號組合，以便激發出錯誤的設計描述位於何處。幸運的話，或許在幾次修改之後，就可得到您想要的結果，順利進入下一個步驟。 4.邏輯電路合成（Logic synthesis） 確定設計描述之功能無誤之後，便可藉由合成器（synthesizer）進行電路合成。合成過程中，您必須選擇適當的邏輯閘組件庫（logic cell library），作為合成邏輯電路時的參考依據。組件庫的取得，可能直接來自於您的ASIC供貨商（ASIC vendor, 負責協助客戶設計ASIC的廠商）、購自其它組件庫供貨商（third-party ASIC library vendor），或是為了某種特殊原因，您亦可能考慮自行建立。 事實上，組件庫內含的邏輯閘信息非常廣泛，大致上包括了以下各項。 cell schematic，用於電路合成，以便產生邏輯電路的網路列表（netlist）。 timing model，描述各邏輯閘精確的時序模型；組件工程師會萃取各邏輯閘內的寄生電阻及電容進行模擬，進而建立各邏輯閘的實際延遲參數。其中包括閘延遲（gate delay） 、輸出入的延遲（input delay / output delay）及所謂的聯機延遲（wire delay）等；這在進入邏輯閘層次的電路模擬，以及在P&R之後的模擬都會使用到它。 routing model，描述各邏輯閘在進行繞線時的限制，作為繞線工具的參考資料。 silicon physical layout，在製作ASIC的光罩（mask）時會使用到它。 使用合成器有幾個需要注意的事項，其一就是最佳化（optimize）的設定。根據步驟1所制定的規格，工程師可對合成器下達一連串限制條件（constrain），根據這些條件，合成器便會自動合成滿足您規格要求的邏輯電路。最常見的三個限制條件（注3）有：操作速度、邏輯閘數及功率消耗。事實上，這三項限制條件之間是呈現互相矛盾的關系；也就是說：一旦您所下的限制條件太過嚴苛，將使電路合成的速度變得非常的慢，更甚者，有可能在花費大把時間後，仍得不到您想要的結果。 design entry硬體語言設計描述文件，其語法的編寫風格（HDL coding style） ，亦是決定合成器執行效能的另一個因素。事實上，無論是對VHDL或是Verilog而言，合成器所支持的HDL語法均是有限的；過於抽象的語法只適用於編寫cell library，或是做為系統規劃評估時的模擬模型所用，而不為合成器所接受。 此外，由於一般合成器的最佳化演算法則，都只能達到區域性最佳化（local optima）；因此，對於過分刁鑽的語法描述，將影響合成器在最佳化過程的執行時間。 利用圖3，可以簡單地說明coding style與最佳化之間的關系：一個良好的coding style，便如同位於A點上的球，合成器僅需花費些許的氣力，便可將其推至最低點（最佳點）。而相反地，較差的coding style，就猶如位在C點上的球，合成器需花費較大的功夫，才能將其推到B點；假若又加上較嚴苛的限制條件，則可能連B點都到不了。工程師應清楚的明白，對您所使用的合成器而言，哪些才是「良好的」coding style，而這些在使用手冊中都可以查得到。 5.邏輯雜層次的電路功能驗證（Gate-Level Netlist Verification） 由合成器產生的netlist，會在這個階段進行第二次的電路模擬；一般稱之為邏輯閘層次的電路功能驗證，或稱為P&R前的模擬，簡稱前段模擬（pre-simulation）。在此階段，主要的工作是要確認，經由合成器所合成的電路，是否如同原始的設計描述般，符合您的功能需求；利用邏輯閘層次模擬器（gate-level simulator），配合在功能驗證時已經建立的test bench，便可達到這個目的。 這里出現兩個新的名詞：VITAL（VHDL Initiative Toward ASIC Library）、library及Verilog library；兩者均可視為先前所提及的cell library當中的timing model。在pre-simulation中，一般只考慮閘延遲，而聯機延遲在此處是不予考慮的（通常在電路合成階段，是無法預測實際聯機的長度，因此也就無法推測聯機所造成的延遲）。 時序變異（timing variation）是此處經常出現的發生錯誤，這當中包括了，設定時間（set-up time）或保持時間（holding time）的不符合，以及脈沖干擾（glitch）現象的發生。而這些時序變異，基本上都是只是單純考慮閘延遲時所造成的結果。 6. 配置與繞線（Place and Routing） 這里包含了三項主要的工作：平面規劃（floor planning）、配置（placement）及繞線（routing）。還記得在設計描述的步驟，您已將ASIC劃分成數個模塊了嗎？floor planning的工作便是，適當地規劃這些劃分好模塊在晶元上的位置。 比起模塊內邏輯閘間的接線，各模塊之間互連訊號的接線，通常會比較長，因此，他們所產生的延遲會主控ASIC的性能；在次微米製程上，此種現象更為顯著，這也就是為何先前特別強調，模塊劃分的重要性。完成平面規劃之後，P&R工具便接著完成各模塊方塊內邏輯閘的放置與繞線。 7.繞線後的電路功能驗證（Post Layout Verification） 在這個階段，經過P&R之後的電路，除了須重復驗證，是否仍符合原始之功能設計之外，工程師最關心的是，在考慮實體的閘延遲及聯機延遲的條件之下，電路能否正常運作。與邏輯閘層次的電路功能驗證時發生的情況相同，您將面對諸如set-up time、holding time及glitch的問題；不同的是，此時若真有錯誤發生，您將面對更冗長的重復修正周期（iteration cycle）。也就是說，您可能需要回到最原始的步驟：修改HDL設計描述，重新再跑一次相同的流程。

㈣ 電路的原理

如果你是學電氣專業的話，電路原理是最基礎最重要的一門課。學不好它，後面的模電、電機、電力系統分析、高壓簡直沒辦法學。

對於這門課，你要想真正的領悟和掌握，奧秘就在於不能停止思考。而且我覺得這是最重要的一點。我以江輯光的《電路原理》為例（這本書編的相當不錯）解釋為何不能停止思考。

電路幾乎是第一本開始培養你工程師思維的書，它不同於數學物理，很多可以理論推導。而電路更多的是你的思考和不斷累積的經驗。

在江的書中，前面用了四章講解了電阻電路的基本知識，包括參考方向問題、替代定理，支路法、節點電壓、迴路電流、戴維南、特勒根、互易定理。這些基本內容都要掌握到爛熟於心才能在之後的章節里靈活的用。怎樣才能爛熟於心？我時刻提醒自己要不停思考。這套教材的課後習題就是最好的激發你大腦思考能力的寶庫。可以說裡面的每一道題都極具針對性，題目並不難。

一個合格的工程師應該把更多的時間留給思考如何最合理地解決問題，而不是花大把時間計算，電路的計算量是非常大的，一個節點電壓方程組有可能是四元方程，顯然這些東西留給計算器算就好了。為了學好電路你應該買一個卡西歐991，節省那些不必要浪費的時間留下來思考問題本身。

前四章的基礎一定要打得極為扎實，不是停留在只是會用就行了，那樣學不好電路。你要認真研究到每個定理是怎麼來的，最好自己可以隨手證明，你要知道戴維寧是有疊加推出來的，而疊加定理又是在電阻電路是線性時不變得來的，互易定理是由特勒根得來的。這一切知識都是靠細水長流一點點積累出來的，剛開始看到他們你會覺得迷糊，但你要相信這是一個過程，漸漸地你會覺得電路很美妙甚至會愛上它。當你發現用一頁紙才能解出來的答案，你只用五六行就可以將其解決，那時候你就會感覺電路好像是從身體中流淌出來一般。這就是一直要追求的境界。

後面就是非線性，這一章很多學校要求都不高，而且考起來也不難，最為興趣的話研究起來很有意思。

接著後面是一階二階動態電路，這里如果你高數的微分方程學得不錯的話，高中電路知識都極本可以解了。這一部分的本質就是求解微分方程。

說白了，你根據電路列出微分方程是需要用到電路知識的，剩下來怎麼解就看你的數學功底了。但是電路老師們為了給我們減輕壓力有把一階電路單獨拿出來做了一個專題，並將一切關於它上面的各支路電流或者電壓用一個簡單的結論進行了總結，即三要素法。

學了三要素一階電路連方程也不用列了。只要知道電路初始狀態、末狀態和時間常數就可以得到結果。如果你願意思考，其實二階電路也可以類比它的，在二階電路中你只要求出時間常數，初值和末值，同樣也可以求通解。

在這部分的最後，介紹了一種美妙的積分——卷積。很多人會被他的名字唬住，提起來就很高科技的樣子。其實它的確很高科技，但只要你掌握它的精髓，能夠很好的用它，對你的電路思維有極大的提升，關於卷積在知乎和網路上都有很多很好的解釋和生動的例子，我也是從他們那裡汲取經驗的。我在這里只能提醒你，不要因為老師不做重點就忽略卷積，否則這將無異於丟了一把銳利的寶劍。記得我在學習杜阿美爾積分（卷積的一種）的時候，感覺如獲至寶，雖然書上對它的描述只有一句話。但為了那一句我的心情竟久久無法平靜，因為實在太好用了。

接下來是正弦電路，這里主要是要理解電路從時域域的轉化，這里是電路的第一次升華，偉大的人類用自己的智慧把交流量頭上打個點，然後一切又歸於平靜了，接下來還是前四章的知識。我想他用的就是以不變應萬變的道理吧，所有量都以一個頻率在變，其效果就更想對靜止差不多了吧，但是他們對電容和電感產生了新的影響，因為他們的電流電壓之間有微分和積分的關系。在新的思路下你可以將電感變成jwl，將電容變成1/jwc，接下來你又改思考為什麼可以這樣變。

這是在極坐標下的電流電壓關系可以推導出來的。你要再追根溯源說，為什麼可以用復數來代替正弦？那是因為歐拉公式將正弦轉化成了復數表達。你還問歐拉公式又是什麼？它是邁克勞林（泰勒）公式得到的。你必須不斷地思考，不斷地提問才能明白這一起是怎麼回事。

不過這都是基礎，在正弦穩態這里精髓在於畫向量圖，能正確地畫出向量圖你才能說真正理解了它。向量圖不是亂畫的，不是你隨便找個支路放水平之後就可以得到正確的圖，有時候走錯了路得不到正確答案不說，反而可能陷入思維漩渦。做向量圖一般要以電阻支路或者含有電阻的支路為水平向量，接下來根據它的電流電壓來一步步推。而且很多難題都是把很多信息隱藏在圖裡面，不畫得一幅好圖你是解不出來的。這也需要自己揣摩。

跟著張飛老師一起學習

1(功率因素校正）如何設計

2如何快速去理解一個陌生的組件的data sheet

3詳細講解NCP1654 PFC控制晶元內部的電路設計

4D觸發組、RS觸發組、與門、或門的詳細講解

5NCP晶元內部各種保護（OUP、BO、UVLO、OPL、UVP、OCP）電路和實現方式的詳細講解

6如何用數字電路，通過邏輯控制，實現軟起功能，關於軟起作用的深度講解

7V/I轉換、I/V轉換、V/F轉換、F/V轉換的講解

8三極體如何工作在放大區，如何精準控制電流

9如何設計鏡像電流源，如何讓電流間接控制，如何用N管和P管做鏡像恆流源

10PFC電阻采樣電流如何做到全周期采樣，既不管在MOSFET ON和OFF之間，都能實現電流采樣。為什麼要采樣負極電源？

後面是互感，我相信很多人被同名端折磨的死去活來。其實，電感是描述，線圈建立磁場能力的量，電感大了，產生磁場越大。所以同名端的意思就是：從同名端流入的電流，磁場相加，表現在方程上為電感相加。只要牢記這一點，列含有互感的方程式就不會錯了。你不要胡思亂想，有時候你會被電流方向弄糊塗，別管它，圖上畫的是參考方向，就算你假設的方向與實際方向反了，對真確結果依然沒有絲毫影響。這里其實是考察你對參考方向的理解。

然後是諧振，這是很有趣也很有用的一節，無論是電氣，通信，模電還是高壓都離不開它。這是在一種美妙的狀態下，電廠能量和立場能量達到完美的交替。通過諧振可以實現濾波、升壓等具有實際意義的電路。但就電路內容來說這里並不難，總結一下就是，阻抗虛部為零則串聯諧振，導納虛部為零為並聯諧振。在求解諧振頻率時有時候用導納求解會比較方便，這在於多做題開闊思路。

接下來是三相電路。要我來說，三相電路是最簡單的部分。很多人覺得它難（當然一開始我也覺得它讓人頭暈），完全是因為我們總是害怕恐懼本身。其實你看它有三個地但一點也不難。這要你頭腦清晰別被他的表面嚇住了。三相電路跟普通電路沒有任何區別。做到五個六個電源也不會害怕，因為你知道，一個所有元件都告知的電路，用節點電壓或迴路電流肯定是可以求的出來的。為什麼到了三相你就被嚇得魂不守舍了。你是不明白線電壓和相電流的關系，還是一相斷線對中線電流的影響？你管那些幹嘛？什麼相啊線呀都只是個代號而已。你把它看成一個普通電路解，它就是一個普通電路而已。很多同學總是喜歡在線和相的關繫上糾結。其實一句話就可以概括的：線量都是向量的根3倍。其實這些都不用記，需要的時候畫個圖就來了。最重要的是你要明白三相只不過是個有三個電源的普通電路而已。你只要會節點電壓法，不學三相的知識都可以解答的很好。當你以一個正常電路看它的時候，三相就已經學得差不多了。三相唯一的難點在計算，只要你是個細心的人，平時多找幾個題算算，以後三相想錯都難。

後面是拉普拉斯變換。這里是電路思維的又一次飛躍。人們發現高階電路真的不好求解，而且如果電源改變的話除了卷積，找不到更好的辦法。所以為了方便的使用卷積，前輩們把拉氏變換引入電路。如果說前面正弦穩態時域到頻域是由泰勒公式一步步推來的。那這里就是高數的最後一章——傅立葉變換推倒的。關於傅立葉知乎也有許多精彩的講解，自己找吧。傅立葉變換有兩種形式，一種是時域形態，一種是頻域形態。而拉普拉斯變換就是將由頻域形態的傅立葉變換，推廣到復頻域形態。其基本變換公式也是由傅立葉變換公式推廣得到的。這一章的學習，你要從變換公式入手，自己把基本的幾個變換推導出來。還要理解終值定理和初值定理，這兩個定理是檢驗結果正確與否的有力證據。學電路只知道思路是一回事，能做對是另外一回事。只有在學習中不斷培養自己開闊的視野和強大的計算能力才可以學好這門課，學電路是要靠硬功夫的，你看著老師解題的時候感覺信手拈來，自己卻百思不得其解。那是功夫沒下到位。我考研時看了電路大概一百天，新書都翻爛了，自己的舊書都快散架了，各種習題不計重復的做了至少1500道以上。當我做電路的時候，我會覺得時間停止了，根本感受不到自習室里還有別人。那種你在冥思苦想後終於解決一個問題所帶來的足以讓你笑出聲來的快樂，是陪伴著我的最好的葯。每天走在月光下，我都會想，如果當不了科學家，那就干點別的吧。

所以說啊，要學好電路，還是要發自內心的愛上它。

1晶元內部是如何做到低功耗的

2NCP1654內部是如何用數字電路實現電壓和電流相位跟蹤的

3電壓源對電容充電與電流源對電容充電的區別和波形有何不同

4單周期控制電壓公式的詳細推論

5如何進行有效的公式推導，推導公式的原則和方法？如何在公式推導中引入檢流電阻？

6當我們公式推導結束後，如何將公式轉化為電路。如何自己搭建電路，實現公式推導的結果？這也是本部視頻講解的核心。

7如何用分立組件搭建OCC單周期控制的PFC

8基於NCP1654搭建PFC電路

9詳細講解PFC PCB板調試完整過程。包括：用示波器測試波形、分析波形、優化波形，最終把PFC功率板調試出來

㈤ 請問下面電路圖中為什麼要採用4階butterworth低通濾波器，或者說它的工作原理是什麼

此電路類似音頻D類功放；
輸入的是受音頻信號（或控制信號）調制的PWM信號，pwm脈沖的占空比正比於音頻信號的幅度；
所以從橋路輸出的PWM信號，通過低通濾波器電路後，即可還原出原調制信號（如音頻信號）；
至於低通濾波器電路採用幾階合適，則取決於調制信號最高頻率、PWM脈沖頻率與負載頻率特性等的彼此關系；濾波器構成的階數大小，與濾波性能的關系，自然是階數越高，濾波性能越好了；
當然了，如果採用二階就能得到想要的效果，是沒必要採用高階；

㈥ 如何通過高階有源濾波器電路圖得出該電路的傳遞函數 可以舉例，也可以引用。只要詳細就行。

你把裡面的電阻R用RS表示，把電容用1/(CS)表示，電感用LS表示，讓後按照電路的串並聯解即可。

㈦ 如何設計高階濾波器

高階低通濾波器通常由一階、二階低通濾波器組成。例如，五階巴特沃思低通濾波器，由兩個二階和一個一階巴特沃思低通濾波器組成

㈧ 求高階導數步驟及原理寫一下，感謝！

1.此題求高階導數，其步驟見上圖。

2.這道求高階導數題，應該選D.

3.此求高階導數問題，原理就是先用和的求導公式，然後每一項用冪函數的求導公式。

4.求高階導數時，求導一次，降一次冪。接連求7次導數。最後，再將2代入。

具體的此求高階導數，其步驟及原理說明見上。

㈨ 設計電容三點式高頻振盪電路和高階濾波器(6階)（克拉撥；帶通）跪求電路啊.....

有點麻煩啊，我們用西勒才做出幾十M，何況克拉撥，懸啊