A. xilinx的FPGA xc2v2000的配置管腳TDK TDI TDO TMS 是什麼意思用來干什麼怎樣最這些管腳配置謝謝 ！
謝謝，我也是找這個說明 ，能更詳細說明嗎，主板是怎麼識別U的，和UID的
B. emp3064ATC100-10 晶元的IO管腳中的（I/O TDO）（I/O TDI）什麼意思焊電路板時對這些管腳要注意什麼
TDO指輸出管線,TDI指輸入管線.
C. FPGA JTAG檢測不到器件有什麼原因
1:JTAG是IEEE 1149.1邊界掃描協議的代稱，一般為4線介面，如圖中的10P介面，TCK.TMS.TDI,TDO是協議規定的必備引腳，還有一個可選引腳TRST。具體的標准請參考IEEEE 1149.1技術說明。
2:對於JTAG上拉電阻和下拉電阻，TCK之所以下拉，是為了時鍾第一個邊緣為posedge，同時TMS,TDI按照IEEE 1149.1標准接上拉，為了保證驅動能力還較好的數據沿，一般電阻選10K或者4.7K的較多。
3:電路原理圖上面為復位電路，對FPGA復位後，配置晶元的Bits流會通過JATG引腳被重新載入到片內的RAM中，對於Altera配置晶元一般是EPCS器件，對於Xilinx則是EPRAM器件(電路未給出)。至於怎麼連接的請看器件手冊。在此不作贅述。
4:類似於nSTATUS等引腳為Altera專用電氣引腳，非普通IO引腳。不必要理解他們的意思，只需要記住如果保證器件能正常運行，某些特殊引腳的接法就行了(接地，上拉，下拉，VCC，懸空)，這些定義在器件手冊和技術文檔中你都能找得到。
綜上所述:你的電路包括了FPGA復位邏輯和JTAG配置電路。某些接法沒必要去深究，記住就OK!
D. 主電路不上電DSP運行良好，驅動信號都正常，但一加主電，DSP和模擬器就斷了，可能是什麼原因呀
1、可能抄是DSP與模擬器連接的部分襲出了問題，可以通過檢測TMS、TCK、TDI、TDO和TCLK這幾個信號看看；2、可能是模擬器的問題。
建議：如果有幾塊板子或是幾個模擬器的話，換塊板子或是換個模擬器試試吧。如果不行，再做詳細檢測。
E. 電路中常見的英文縮寫都有哪些比如收發了、信號了之類的！！！
UART：TX RX
SPI ：MOSI MISO SCLK CS
I2C：SDA SCK
1-WIRE：DATA
JTAT：TDO TCK TDI TMS NRST
PARALLEL INTERFACE:D0..Dn,A0..An,WR,RD,ALE...
太多太多。。。
F. JTAG 是什麼意思啊哪位仁兄幫忙解答下！！！
JTAG
JTAG是英文「Joint Test Action Group（聯合測試行為組織）」的詞頭字母的簡寫，該組織成立於1985 年，是由幾家主要的電子製造商發起制訂的PCB 和IC 測試標准。JTAG 建議於1990 年被IEEE 批准為IEEE1149.1-1990 測試訪問埠和邊界掃描結構標准。該標准規定了進行邊界掃描所需要的硬體和軟體。自從1990 年批准後，IEEE 分別於1993 年和1995 年對該標准作了補充，形成了現在使用的IEEE1149.1a-1993 和IEEE1149.1b-1994。JTAG 主要應用於：電路的邊界掃描測試和可編程晶元的在系統編程。
JTAG也是一種國際標准測試協議（IEEE 1149.1兼容），主要用於晶元內部測試。現在多數的高級器件都支持JTAG協議,如DSP、FPGA器件等。標準的JTAG介面是4線：TMS、TCK、TDI、TDO,分別為模式選擇、時鍾、數據輸入和數據輸出線。 相關JTAG引腳的定義為：TCK為測試時鍾輸入；TDI為測試數據輸入，數據通過TDI引腳輸入JTAG介面；TDO為測試數據輸出，數據通過TDO引腳從JTAG介面輸出；TMS為測試模式選擇，TMS用來設置JTAG介面處於某種特定的測試模式；TRST為測試復位，輸入引腳，低電平有效。GND
TI還定義了一種叫SBW-JTAG的介面，用來在引腳較少的晶元上通過最少的利用引腳實現JTAG介面，它只有兩條線，SBWTCK，SBWTDIO。實際使用時一般通過四條線連接，VCC，SBWTCK，SBTDIO，GND，這樣就可以很方便的實現連接，又不會佔用大量引腳。
JTAG最初是用來對晶元進行測試的,基本原理是在器件內部定義一個TAP（Test Access Port測試訪問口）通過專用的JTAG測試工具對進行內部節點進行測試。JTAG測試允許多個器件通過JTAG介面串聯在一起,形成一個JTAG鏈,能實現對各個器件分別測試。現在，JTAG介面還常用於實現ISP（In-System Programmable;在線編程），對FLASH等器件進行編程。
JTAG編程方式是在線編程，傳統生產流程中先對晶元進行預編程現再裝到板上因此而改變，簡化的流程為先固定器件到電路板上，再用JTAG編程,從而大大加快工程進度。JTAG介面可對PSD晶元內部的所有部件進行編程。
在硬體結構上，JTAG 介麵包括兩部分：JTAG 埠和控制器。與JTAG 介面兼容的器件可以是微處理器（MPU）、微控制器（MCU）、PLD、CPL、FPGA、ASIC 或其它符合IEEE1149.1 規范的晶元。IEEE1149.1 標准中規定對應於數字集成電路晶元的每個引腳都設有一個移位寄存單元，稱為邊界掃描單元BSC。它將JTAG 電路與內核邏輯電路聯系起來，同時隔離內核邏輯電路和晶元引腳。由集成電路的所有邊界掃描單元構成邊界掃描寄存器BSR。邊界掃描寄存器電路僅在進行JTAG 測試時有效，在集成電路正常工作時無效，不影響集成電路的功能。
JTAG的一些說明
通常所說的JTAG大致分兩類，一類用於測試晶元的電氣特性，檢測晶元是否有問題；一類用於Debug；一般支持JTAG的CPU內都包含了這兩個模塊。
一個含有JTAG Debug介面模塊的CPU，只要時鍾正常，就可以通過JTAG介面訪問CPU的內部寄存器和掛在CPU匯流排上的設備，如FLASH，RAM，SOC（比如4510B，44Box，AT91M系列）內置模塊的寄存器，象UART，Timers，GPIO等等的寄存器。
上面說的只是JTAG介面所具備的能力，要使用這些功能，還需要軟體的配合，具體實現的功能則由具體的軟體決定。
例如下載程序到RAM功能。了解SOC的都知道，要使用外接的RAM，需要參照SOC DataSheet的寄存器說明，設置RAM的基地址，匯流排寬度，訪問速度等等。有的SOC則還需要Remap，才能正常工作。運行Firmware時，這些設置由Firmware的初始化程序完成。但如果使用JTAG介面，相關的寄存器可能還處在上電值，甚至時錯誤值，RAM不能正常工作，所以下載必然要失敗。要正常使用，先要想辦法設置RAM。在ADW中，可以在Console窗口通過Let 命令設置，在AXD中可以在Console窗口通過Set命令設置。
G. jtag是什麼意思
JTAG也是一種國際標准測試協議（IEEE 1149.1兼容），主要用於晶元內部測試。現在多數的高級器件都支持JTAG協議,如DSP、FPGA器件等。標準的JTAG介面是4線：
JTAG
[1]
TMS、TCK、TDI、TDO,分別為模式選擇、時鍾、數據輸入和數據輸出線。 相關JTAG引腳的定義為：TCK為測試時鍾輸入；TDI為測試數據輸入，數據通過TDI引腳輸入JTAG介面；TDO為測試數據輸出，數據通過TDO引腳從JTAG介面輸出；TMS為測試模式選擇，TMS用來設置JTAG介面處於某種特定的測試模式；TRST為測試復位，輸入引腳，低電平有效。GND
TI還定義了一種叫SBW-JTAG的介面，用來在引腳較少的晶元上通過最少的利用引腳實現JTAG介面，它只有兩條線，SBWTCK，SBWTDIO。實際使用時一般通過四條線連接，VCC，SBWTCK，SBWTDIO，GND，這樣就可以很方便的實現連接，又不會佔用大量引腳。
JTAG最初是用來對晶元進行測試的,基本原理是在器件內部定義一個TAP（Test Access Port測試訪問口）通過專用的JTAG測試工具對內部節點進行測試。JTAG測試允許多個器件通過JTAG介面串聯在一起，形成一個JTAG鏈，能實現對各個器件分別測試。現在，JTAG介面還常用於實現ISP（In-System Programmable;在線編程），對FLASH等器件進行編程。
JTAG編程方式是在線編程，傳統生產流程中先對晶元進行預編程後再裝到板上因此而改變，簡化的流程為先固定器件到電路板上，再用JTAG編程，從而大大加快工程進度。JTAG介面可對PSD晶元內部的所有部件進行編程。
在硬體結構上，JTAG 介麵包括兩部分：JTAG 埠和控制器。與JTAG 介面兼容的器件可以是微處理器（MPU）、微控制器（MCU）、PLD、CPL、FPGA、DSP、ASIC 或其它符合IEEE1149.1 規范的晶元。IEEE1149.1 標准中規定對應於數字集成電路晶元的每個引腳都設有一個移位寄存單元，稱為邊界掃描單元BSC。它將JTAG 電路與內核邏輯電路聯系起來，同時隔離內核邏輯電路和晶元引腳。由集成電路的所有邊界掃描單元構成邊界掃描寄存器BSR。邊界掃描寄存器電路僅在進行JTAG 測試時有效，在集成電路正常工作時無效，不影響集成電路的功能。
H. MSP430F413單片機使用GND、TDO、 RST三個管腳怎麼燒錄程序，具體用什麼型號燒錄器和配套的軟體
是SBW介面，它是TI的一種調試介面。功能和JTAG一樣，但是只需要SBWTCK（時鍾）專和SBWTDIO（數據）兩根屬線就可以了。SBWTDIO與RST引腳復用。因此你需要兩線下載器或者TI的demo板。
I. 什麼叫Scan Test
不知道,等高人過來解答! 就是類似於功能測試。跑PATTERN。 SCAN TEST,應該是掃描測試． 本人在做測試工序。我覺得SCAN TEST 應該是指DEVICE的MARK和LEAD是否清晰 一般來說，我們測試不外乎就是輸入固定的信號，然後測試輸出。 在測試時序電路中，如果我們想知道電路的中間點的狀態，這時就用到了scan test。 具體來說，就是在設計電路時，把你認為的關鍵點連接到一個移位寄存器上去。一方面可以把內部節點的狀態寫入寄存器，這樣你可以知道這個寄存器之前的電路工作是否正常。另外一方面，你也可以把寄存器設置為輸入裝置，然後觀察後面的輸出。這樣你可以考證寄存器之後的電路工作的是否正常。 Scan的主要思想是要獲得對觸發器的控制和可觀察性。通過對電路增加一個測試模式，使得當電路出於此模式時所有觸發器在功能上構成一個或多個移位寄存器來實現的。這些移位寄存器的輸入和輸出可以變成原始輸入與原始輸出。這樣，利用這個測試模式，通過將邏輯狀態移位到移位寄存器的方法，可以把所有的觸發器設置成任意需要的狀態。類似地，可以通過將掃描寄存器的內容移位出來的方法觀察觸發器的狀態。 蠻詳細的。。。不錯 挺好的,知道了不少, 但對於測試來說就是跑段PATTERN. 但是它是結構測試.非功能測試 受教了~~~~~~~~~~~~~~~~~~~~~~ 了解了，多謝多謝。。。。 3q,3q,3q,3q,3q 分析的不錯學到了 不知道在設備上能玩的轉不？努力 good!學到不少。。 測試的種類很多。.慢慢學習了. IEEE在1990年初發表了IEEE1149.1-1990國際標准，這個標准主要關於如何將一些控制邏輯和測試寄存器在一塊晶元上進行合並，以便對內部邏輯和各片間的連接進行測試，它是關於數字電路的邊界掃描，用的最多。它可以分為兩個部分，1149.1a（數字邊界掃描標准）和1149.1b（邊界掃描描述語言）。1149.1a定義了數字電路的晶元級的測試結構。1149.1b是硬體描述語言，用於描述邊界掃描。 邊界掃描的結構 clip_image002.jpg圖1 圖1顯示了包含邊界掃描結構的晶元。內部邏輯是在加入1149.1a結構之前的原始電路。取名叫做邊界掃描是因為給原始電路的每個I/O口都加入了邊界掃描單元，這些單元是在邊界掃描通道上。圖2是將晶元中的邊界掃描電路提取出來，我們可以將IEEE1149.1a分到4個主要部分中。 4個必須的(TDI，TDO，TMS and TCK)和1個可選的（TRST）測試口 1個測試訪問埠控制器 1個指令寄存器和與其相關的解碼器 一些可選的測試數據寄存器。 clip_image001.gif 呵呵，長知識了哇，以前都沒有聽過
J. 誰能給我個筆記本主板電路圖上的英文字母解釋大全
1.RTC電路：南橋內部的實時時鍾電路，也可以叫CMOS電路，主要用來存儲時間和日期和ESCD(擴展系統配置數據)。
& ^" R! e$ y) |% M: Z2.返回電路（模塊）：是南橋內部的電源管理模塊的一部分，所有的SLP信號都是由此模塊電路完成。' w/ v; O" [" X/ @/ t, I
3.VccSus:ICH4裡面的返回模塊(重新開始模塊）的電源，有VccSus3_3 VccSus1_5和V5REF_Sus三個電源。
9 [3 D/ [- R6 {其中VccSus3_3是返回模塊I/O緩沖電路電源;3 a# B" }- z' ?3 x7 ?
VccSus1_5是返回模塊的主電壓『
( h) e: k; `7 S$ X8 iV5REF_Sus是返回模塊的5V參考電壓輸入。' e6 i) h5 `$ p G5 d- x# y ?6 Q
4.PWROK：這個信號是由外部送往ICH4M的代表ICH4的核心電壓正常的電源好信號，當PWROK取消時，ICH4將會引用PCIRST#。
2 a3 C# Q* Z( P# O# i% b 值得注意的是，在3個RTC時鍾之內，PWROK失效。這樣才能保證ICH4產生正常的PCIRST#。
7 j& {( U* _1 ~) l/ x$ h8 p5.VGATE/VRMPWRGD(VGATE/VRM Power Good）：這是由CPU核心電源管理器產生輸出給ICH4的代表CPU電源正常的電源好信號。# p4 q) r: i4 S3 a2 d9 z
6.CPUPWRGD(CPU Power Good）：這是由ICH4輸出給CPU的一個電源好信號，與CPU相連。南橋發出這個信號的意圖在於告訴CPU所有的電源已經正常，可以進入待命狀態。這個信號在ICH4內部是有PWROK和VGATE/VRMPWRGD相與後形成的。
7 `: i2 s( o" U2 c( K7.RSMRST#：南橋所需的返回模塊復位信號輸入。
" K( Y8 @3 z. y4 d7 I8.SUS_STAT#(suspend statas):掛起狀態指示。當這個信號被引用時，表示系統將要進入低功耗狀態。
8 H4 e! Z/ L# G: K9.V_CPU_IO#:CPU的I/O電源，南橋需要這個電源來輸出處理器的介面信號。
0 a O/ a% q0 N" S9 R4 R: A10.SUSCLK：南橋內RTC電路產生的掛起時鍾，用來給外部晶元作為刷新時鍾用。在IBM,SONY等機器中常有使用。在待機時，當這個時鍾送到主板的EC/KBC（通常為H8S）後，EC/KBC將進入低功耗模式，此時H8S自身的震盪進入跳波狀態。 v$ O: j1 K3 |" \" j
11.SYS_RESET#(system reset)：這個信號輸入到南橋並經南橋防反跳之後，將強行復位南橋的內部邏輯，從而使機器重啟
! N( R; ?/ R" y9 s! q1 e- n N: Z J+ L( u9 Z
8 s: `; e- Z6 Q/ d. q1 |ADJ 可調 Adjustable 比如大小和方向 控制的意思是通斷了 ; k4 i0 M# M$ q8 w4 D: c
VID 電壓識別 Voltage Identification
2 I; `2 m1 V9 o* Z. D6 Z& YSS 軟啟動 (soft Start兩個單詞的縮寫）
* D2 e/ {7 v5 }' a; f5 E2 cFB 反饋 (feedback單詞的縮寫）
2 m+ F& d: C$ I: D9 aCOMP 補償 (Compensatory單詞的縮寫） / A1 [) I9 a( f, D D
VSEN 電壓偵測 voltage senser
* Q3 @# y4 |% _' t7 F5 H1 x" ~ISP 電流偵測 p 正端 與 isn n負端 對應
/ n6 |% e3 b6 U8 ~) [0 _IRMP 沒查到 Ramp amplitude PWM ramp amplitude set by external resistor. Ramp
+ K) R! F! ~9 u- s' f6 O, [amplitude 脈寬調制用的 用這個電阻調節振幅斜率
h1 v/ l; `9 W" p5 Q8 }& uDVD 沒查到 uvlo 欠壓鎖定腳 低於某值就保護
4 T# {; @6 r, kIMAX 最大電流 (不知道對不對）對 Over current protection amplitude set. 過流保護幅度設置 % `9 e7 ~. V# e9 l# S% `) z
PWM 脈寬調制 Pulse-Width Molation
8 x, w" z. u' Z5 X* H: _ISN 沒查到
7 D F ~7 k2 V8 L# B8 J5 {( e7 yCAS#：列選信號
; P) Y: q& b3 {' M: GRAS#：行選信號! f0 `* [+ J% `+ m) L7 Q: _4 [; v
WE#：允許信號（高電平允許讀，低電平允許寫）
7 I2 k! D7 Q' Z1 Q) V- E5 r/ uCS#：片選信號6 ]) d; }$ z5 W9 _. D: j
SCL：串列時鍾，/ S( |! }5 S& s7 A
SDA：串列數據，由南橋提供3.3V電壓
* Q7 h8 }7 N% }FRAME#：幀周期信號3 f; ]# l. Y: f: Q& ^3 V1 a7 P
TRDY#：從設備准備好- z( u& k" K0 j6 ^& h/ [$ l/ @6 ^
IRDY#：主設備准備好 G. Q- e) K( ~7 g$ y4 X/ T
DEVSEL#：設備選擇信號
% |% j$ }/ t/ B) ?* D1 O6 j# ZC/BE#(0)、C/BE#(1)、C/BE(2)、C/BE(3)，是命令/位元組允許信號, ]" ~# e# o& E8 ^2 r/ w
OVP 是過壓保護，OCP是過流保護
?# E' v6 ]$ R$ z+ YINV-PWM 是高壓板驅動控制信號
; A$ K- C; i2 d2 CCLK：時鍾 INPUT CPU：初始化 RESET：復位 2 _5 d; _5 |+ A, x- o( X( x# m) O- n8 J
ADS：地址狀態 BEO#-7#：位元組使能 AP：地址偶校驗
0 c4 l6 Q b) f% i! a: A6 MAP：地址偶校驗 DP0-7：數據偶校驗 INIR：可屏蔽中斷請求
. M) N r% p3 m3 vDBSY：數據忙 SCYC：裂開周期輸出 HIT#：命中指示
8 F2 Z6 U k: C7 S' ]0 r1 [NMI：非屏蔽中斷請求 INV：無效輸入 IERR：內部檢驗錯 & V$ t$ J! s% ]- Q7 l
BREQ：內部匯流排佔用請求 BUSCHK：匯流排檢查輸入 A20M#：地址位20屏蔽
4 b' i, T+ n. q3 G7 j, IPWT：頁面高速緩存內存通寫 PCD：頁面高速緩存禁止 EWBE#：外部寫緩沖器輸入
4 v( O3 [3 K# v: Z' n, G4 J4 AAPCHK#：地址校驗檢測狀態 FLUSH#：高速緩存清洗 AHOLD：地址佔用請求 ; g- [1 W& o+ }, ~3 y
M/IO#：內存/IO指示 LOCK：匯流排封鎖 SMIACT#：系統管理中斷請求
' n. `, S, G" t3 T! S8 c' M* RSMT#：系統管理中斷 FERR#：浮點數值出錯 BOFF#：匯流排屏蔽 ( K/ K+ e% C% L4 q3 j* \' w
IGNNE#：忽略數值出錯 HLDA：匯流排佔用響應 HOLD：匯流排佔用請求
, @" u$ G" R5 D+ X/ ?4 I X) z- xNMI：非屏蔽中斷請求 # P5 b5 |) U1 ? p+ O( \
EADS#：有效外部地址 INIR：可屏蔽中斷請求 KEN#：高速緩存使能
8 x( V- x/ d/ H7 t) APCHK#：奇偶校驗錯使能 SDONE：監聽完成信號 SERR：系統錯誤報告
& D8 r, S% H- B( B/ S0 z [: YPAK64：奇偶雙位元組校驗 DEVSEL：設備選擇 STOP：停止數據傳送 , D( @, C! W! Y* e1 t- x* D