電路不掛

A. 電路怎麼不掛科啊

簡單吧

B. 是關於一個安防系統的電路圖，看不懂，大神，求幫忙，不掛科

你這張圖里就是各種安防設備直接的接線及控制關系，結合你的實際工作想一想就明白了回，比如，硬碟答錄像機NVR工作需要什麼？要電（多少V的電）、要顯示畫面（監視器）、要控制（485或者網線）。
所有的設備都是由供電、通訊、相關聯設備之間連接組成，也就是基本上一個單體設備三組線，有些設備是一對多的設備，他可以接很多個單體設備。一定要結合你的工作實際，這個圖就非常簡單了，應該是自己動手就能畫出來的。

C. 門電路不用的輸入端應如何處理以及為什麼說異或門是可控反相器……

與非門多餘的腳接高電平。

或非門多餘的腳接低電平。

異或門多餘的腳接高電平。

與非門邏輯表達式：Y=(A·B)'

或非門邏輯表達式：F=(A+B)'

與非門是數字電路的一種基本邏輯電路。是與門和非門的疊加，有多個輸入和一個輸出。若當輸入均為高電平（1），則輸出為低電平（0）；若輸入中至少有一個為低電平（0），則輸出為高電平（1）。與非門可以看作是與門和非門的疊加。

(3)電路不掛擴展閱讀：

與非門是與門和非門的結合，先進行與運算，再進行非運算。與非運算輸入要求有兩個，如果輸入都用0和1表示的話，那麼與運算的結果就是這兩個數的乘積。如1和1（兩端都有信號），則輸出為0；1和0，則輸出為1；0和0，則輸出為1。與非門的結果就是對兩個輸入信號先進行與運算，再對此與運算結果進行非運算的結果。簡單說，與非與非，就是先與後非。

D. CMOS電路不用的輸入端應怎樣處理

CMOS集成電路
的
輸入阻抗
相當高，輸入端懸空，會受到感應信號干擾而誤認為是一般CMOS器件不用時，用靜電袋包起來存放；要麼就把所有的引腳接在一起存放

E. CMOS電路中，不用的管腳是否可以懸空

因為CMOS電路是高輸入阻抗的器件，容易受到干擾，所以不用的輸入端不允許懸空，可接電源或接地，輸出端懸空。

F. 電路理論要掛了，怎麼辦

怎麼辦，認真分析自己，問題出在哪裡，怎麼撲回來才是方向關鍵，不能就這樣放棄，學習學而不盡。

G. 畫電路原理圖的時候，我們經常會看見有些電阻寫著「不貼」，是表示焊板子的時候不用焊接嗎為什麼這么做

表示，PCB板上有這個位置，生產時不焊接
原因：
兼容設計，不改變PCB，只改元件，就可以生產出另一種產品。目的節約成本
預防措施，為節約成本，此元件不焊接，但是萬一生產中發現沒這元件出問題的話，可以補救。

H. 只剩十幾天考試了。有高數。復變。C語言。物理。電路分析。之前幾乎等於一點沒學。現在怎麼學才能不掛啊

劃重點吧 把畫的重點都認真做一遍 加上平時表現差不多 應該沒問題

I. 與非門中不用的輸入端如何處理

與非門中不用的輸入端最好是接高電平，，即通過限流電阻連接到高電平上。

與非門的真值表如下圖：

其中 Z 是輸出端，X 和 Y 是輸入端。

觀察真值表可知若有一輸入為低電平，輸出為高電平，假設 X 為有用輸入，Y 為不用的輸入端，那麼此時若 Y 為低電平，輸出不受 X 影響即恆定為高電平，故 Y 應該為高電平。

同時進一步觀察，可發現 Y 為高電平的結果與 X = Y 的結果一致，故如果此時輸入端驅動能力強，即可以將無用的輸入端接到另一個輸入端上。

此外，對於TTL結構的與非門，輸入端為高電平時可以懸空但不能使用大電阻；對於CMOS結構的與非門，不能懸空輸入端代替高電平，因此對於與非門不用的輸入端最好接高電平。

(9)電路不掛擴展閱讀

門電路中，MOS電路輸入引腳不能懸空，TTL電路需要慎重選擇大電阻原因如下：

MOS電路是電壓型的器件，CMOS電路的輸入端對電壓敏感，任何懸空的引腳上的電壓將受外界的影響而變成不定態。不用時必須接地或接VCC。TTL電路中是BJT，其正常工作要有一定的電流偏置。輸入電流太小則不能提供BJT狀態翻轉的必要工作條件。

CMOS輸入若懸空，工作中可能會積聚電荷，使得輸入管腳電壓升高。當改電壓升高到一定值（約vcc/2)時，上下管會同時導通，大電流從VCC直接灌入GND，導致器件的損壞，所以很多CMOS器件的輸入管腳內都配置成弱上拉/弱下拉。

COMS電路輸入端是場效應管，他的輸入阻抗相當大，如果輸入開路機會感應很高的電壓將管子擊穿。TTL電路內部是普通的PN結做的，他的輸入阻抗較小，如串大電阻輸入信號就不夠

J. 改電路的時候接頭是不是一定要掛錫

關於這個問題我問過宏岳1+的專業師傅，電線接頭掛錫主要是為了避免以後使用大功率的電器，接頭處發燙會使銅線外圍過早氧化。這個屬於可掛也可不掛，更重要的是一定要纏繞結實，先後纏上防水膠布和絕緣膠布，這是必不可少的。