数字电路逻辑图

『壹』 数字电子技术中时序逻辑电路中时序图怎么画

时序图是用来描述数字电路或者控制电路输入和输出端口在不同时间的状态的一种图形，通常用多根水平横线表示多个输入/输出，每根线代表一个输入或输出，通常用“凸起”代表“1”,“平直”代表“0”。

横向代表时间，这样就很容易看出在不同时段各个输入/输出端口的状态，还可以用曲线箭头指示某个变化引起的相关端口的变化，这样更容易看清电路的逻辑的关系。

时序逻辑电路是数字逻辑电路的重要组成部分,时序逻辑电路又称时序电路,主要由存储电路和组合逻辑电路两部分组成。它和我们熟悉的其他电路不同,其在任何一个时刻的输出状态由当时的输入信号和电路原来的状态共同决定,而它的状态主要是由存储电路来记忆和表示的。

(1)数字电路逻辑图扩展阅读：

时序逻辑电路特点

时序逻辑电路其任一时刻的输出不仅取决于该时刻的输入，而且还与过去各时刻的输入有关。常见的时序逻辑电路有触发器、计数器、寄存器等。由于时序逻辑电路具有存储或记忆的功能，检修起来就比较复杂。

带有时序逻辑电路的数字电路主要故障分析：

1、时钟：时钟是整个系统的同步信号，当时钟出现故障时会带来整体的功能故障。时钟脉冲丢失会导致系统数据总线、地址总线或控制总线没有动作。时钟脉冲的速率、振幅、宽度、形状及相位发生变化均可能引发故障。

2、复位：含有微处理器(MPU)的设备，即使是最小系统，一般都具有复位功能。复位脉冲在系统上电时加载到MPU上，或在特定情况下使程序回到最初状态(例如，看门狗Watchdog程序)。当复位脉冲不能发生、信号过窄、信号幅度不对、转换中有干扰或转换太慢时，程序就可能在错误的地址启动，导致程序混乱。

3、总线：总线传递指令系列和控制事件，一般有地址总线、数据总线和控制总线。当总线即使只有一位发生错误时，也会严重影响系统功能，出现错误寻址、错误数据或错误操作等。总线错误可能发生在总线驱动器中，也可能发生在接收数据位的其它元件中。

4、中断：带微处理器(MPU)的系统一般都能够响应中断信号或设备请求，产生控制逻辑，以暂时中断程序执行，转到特殊程序，为中断设备服务，然后自动回到主程序。中断错误主要是中断线路粘附(此时系统操作非常缓慢)或受到干扰(系统错误响应中断请求)。

5、信号衰减和畸变：长的并行总线和控制线可能会发生交互串扰和传输线故障，表现为相邻的信号线出现尖峰脉冲(交互串扰)，或驱动线上形成减幅振荡(相当于逻辑电平的多次转换)，从而可能加入错误数据或控制信号。

发生信号衰减的可能原因比较多，常见的有高湿度环境、长的传输线、高速率转换等。而大的电子干扰源会产生电磁干扰(EMI)，导致信号畸变，引起电路的功能紊乱。

『贰』 数字逻辑中 逻辑电路图 与 接线图 有什么不同

逻辑图表达的是系统的逻辑功能，包括各个单元的逻辑结构，输入、回输出信号的名称（逻辑含义）答，各个部件之间的逻辑关系。读懂一个数字系统的逻辑图，系统的原理就明白了。而要做出实际电路，可选择的芯片很多。所以逻辑图可以不包含芯片型号，也就没有端子号（管脚）。
接线图是标明各个单元、芯片的接线端子（管脚），元器件的名称、型号（或者代号），以及其他一些必须注明的事项，装配工看接线图就可以焊接、组装设备，不需要掌握电路原理。
不是很复杂的电路，可以合二为一，装配工组装、工程师调试、用户维修都可以看懂。

『叁』 数字逻辑，求把异或转化为与非，并画出电路图

F = ( (A (AB)')' (B (AB)')' )'= A (AB)' + B (AB)'= (A + B) (A' + B')= 0 + AB' + A'B + 0= A⊕B

电路图如下：

与非是一种逻辑算法，常在计算机中以“与非门”专的形式存在。表示为：NAND。“属与非”和合取得否定是等价的。

先作一次“与”运算后，再做一次“非”运算。进行与非运算的电路称为与非门，其输出结果为：有0出1，全1出0。

(3)数字电路逻辑图扩展阅读：

如果a、b两个值不相同，则异或结果为1。如果a、b两个值相同，异或结果为0。

运算法则相当于不带进位的二进制加法：二进制下用1表示真，0表示假，则异或的运算法则为：0⊕0=0，1⊕0=1，0⊕1=1，1⊕1=0（同为0，异为1），这些法则与加法是相同的，只是不带进位，所以异或常被认作不进位加法。

异或逻辑的关系是：当AB不同时，输出P=1；当AB相同时，输出P=0。“⊕”是异或运算符号，异或逻辑也是与或非逻辑的组合。

『肆』 数字逻辑电路中有三个输入一个输出, 求组合电路图

这种题目一般需分4步进行。见图片。

『伍』 请问下图中的数字电路逻辑符号是什么意思

这是带三态输出的触发器（或锁存器）的部分电路图。
方形是触发器，C1 是触发器 1 的时回钟输入端，1D 是数据输答入端；三角形是缓冲器，前面的小圆圈表示低电平有效；三角形斜边有控制信号的是三态缓冲器。
OE‘ （OE 非）是输出控制端，OE' = 0 ，触发器的数据 1Q 输出； OE’ = 1，1Q 等于悬空，即断开。
LE 是数据输入控制端，LE = 1 ，数据输入端 1D 的数据被触发器存储。
向下的箭头表示还有相同结构的电路。
如 74LS373 是八位锁存器，74LS374是八位触发器，二者在时序上有些不同，你循序渐进即可。

『陆』 数字电路 如何用与非门实现 与门 或门 或非门 并画出逻辑原理图

1，与非门和与门的逻辑关系

(6)数字电路逻辑图扩展阅读：

与门、或门、非门、与非门、或非门都是用以实现基本逻辑运算和复合逻辑运算的单元电路称为门电路。其中还有与或非门、异或门等几种。

非门：利用内部结构，使输入的电平变成相反的电平，高电平（1）变低电平（0），低电平（0）变高电（1）。

与门：利用内部结构，使输入两个高电平（1），输出高电平（1），不满足有两个高电平（1）则输出低电平（0）。

或门：利用内部结构，使输入至少一个输入高电平（1），输出高电平（1），不满足有两个低电（0）输出高电平（1）。

与非门：利用内部结构，使输入均为高电平（1），输出为低电平（0），若输入中至少有一个为低电平（0），则输出为高电平（1）。与非门可以看作是与门和非门的叠加。

参考资料：门电路-网络