逻辑电路波形图怎么看

A. 求解关于逻辑电路，这个Q与Q' 波形图如何画

这是一个D触发器，上升沿触发；CP是时钟脉冲输入端；RD非为清零端，SD非为置1端，二者都是低电平有效，高电平无效；Q和Q非是两个输出端；当清零和置位端均无效时，每当CP的上升沿到来时，Q=D，Q非是Q的信号取反，波形见下图

B. 时序逻辑电路中怎么根据波形图判断是几进制计数器

观察计数器经过几个CP脉冲到初始状态，则该计数器就是几进制计数器。

例如由如上输出波形图可以看出，该计数器经过6个CP脉冲以后，又回到了初始状态（Q0 Q1 Q2=0 0 0），故该计数器是六进制计数器。

Q3Q2为11时，这时计数值是1100，是12，与非门输出低电平，使计数器复位，就是回到0000了，再从0开始计数。可是，当计到1100，即12时，立即回0了，并看不到12，只看到最大数是11，所以，是12进制计数器。并没有12。

(2)逻辑电路波形图怎么看扩展阅读：

在数字电路通常分为组合逻辑电路和时序逻辑电路两大类，组合逻辑电路的有关内容在前面的章节里已经作了介绍，组合逻辑电路的特点是输入的变化直接反映了输出的变化，其输出的状态仅取决于输入的当前的状态，与输入、输出的原始状态无关；

而时序电路是一种输出不仅与当前的输入有关，而且与其输出状态的原始状态有关，其相当于在组合逻辑的输入端加上了一个反馈输入，在其电路中有一个存储电路，其可以将输出的状态保持住。

C. 异或门波形图怎么画

异或门波形图画：两个频率相同，相位的方波，经过异或门输出频率翻倍的方波。

两个频率相同、相位差90°的对称方波输入至异或门的A、B端，输入及输出Y的波形图。比如说第一个是异或门，就是AB信号不同时输出Y1为高电平，AB同时为高电平或同时为低电平则Y1就是低电平，其他的输出也类似。电路类型可以查查数字电路课本。

符号

异或门的常用逻辑符号如下图1所示。对异或门的任何2个信号（输入或输出）同时取反，而不改变结果的逻辑功能。在“圈到圈”的设计中，我们选用最能表达要实现的逻辑功能的符号。

异或门在计算电路及数字信号传输的纠错电路中有着广泛的用途。常用异或 门集成电路型号为74LS386，内含4个二输入端异或门电路，其引脚功能和内部逻 辑结构如图2所示。