加减法电路

㈠ 加减法运算电路如图所示,求输出电压u0的表达式,其中R1=40千欧、R2=25千欧、R3=10千欧、

R12 = R1 // R2 = 15.385K
R35 = R3 // R5 = 8.333K
R45 = R4 // R5 = 12K
Uo1 = (Us3 * R45 / (R3 + R45) + Us4 * R35 / (R4 + R35)) * (1 + Rf / R12 ) ；同相端。
Uo2 = - Us1 * Rf / R1 - Us2 * Rf / R2 ；反相端。
Uo = Uo1 + Uo2

带入已知数计算。

㈡ 设计一个加减法电路如图所示，求大佬解答，求电路图

有好几种方法；抄

这里说的是采用袭反相加法器电路来实现（因为比较好理解）；

Uo=-(Uo1+Uo2)；---第一个反相加法器

Uo1 = Vi1+3Vi3+5Vi5；

取 Uo2 = -（2Vi2+4Vi4）= -2（Vi2+2Vi4）; ---第一个反相加法器；

显然第一个反相加法器有两个输入变量，第二个反相加法器则有四个输入变量；

公式：

㈢ 可控加减法电路设计实验总结怎么写

该总结的写法如下：
实验目的：学生通过本次实验可以达到以下目标：
1、掌握一位全加器的实现逻辑。
2、掌握多位可控加减法电路的实现逻辑。
3、熟悉Logisim平台的基本功能。
4、能够在Logisim中实现多位可控加减法电路。
实验内容：
1、在Logisim模拟器中打开alu.circ文件。
2、利用已经封装好的全加器，在对应子电路中设计8位串行可控加减法电路。
3、用户可以直接使用电路中相应的隧道标签来进行加法和减法操作。
4、在加法和减法过程中，需要进行有符号运算的溢出判断，给出有符号溢出信号OF以及进位输出Cout。
心得体会：使用Logisim软件绘制电路图非常方便。通过本次实验，我加深了对一位全加器的实现逻辑和多位可控加减法电路的实现逻辑的理解。

㈣ 3.1 4位可控加减法电路仿真

【投稿】-3.1 4位可控加减法电路仿真
** 【作者】0123-刘春芝 **

模块（一）加法电路：以0110+1010作为展示

（1）将SUM设为0，使电路成为一个加法电路

（2）输入加数
输入加数B4B3B2B1为0101，通过调节上方的双向逻辑状态实现，B4B3B2B1数据直接输入到4位并行全加器的对应的B4B3B2B1的地方，通过连线进行连接，七段数码管显示加数为9

（3）输入另一加数后最终结果显示
输入另一加数A4A3A2A1为1010，通过调节上方的双向逻辑状态实现，A4A3A2A1的各位上的数和SUM进行异或运算，异或门显示红点则异或最终结果为1，显示蓝点则为0。
异或门的结果则从左到右对应4位并行全加器的对应的A4A3A2A1的地方

模块（二）减法电路：以0010-0001作为展示

（1）将SUM设为1，使电路成为一个减法电路

（2）输入被减数
输入被减数B4B3B2B1为0010，通过调节上方的双向逻辑状态实现，B4B3B2B1数据直接输入到4位并行全加器的对应的B4B3B2B1的地方，通过连线进行连接，七段数码管显示加数为2

（3）输入减数后最终结果显示
输入减数A4A3A2A1为0001，通过调节上方的双向逻辑状态实现，A4A3A2A1的各位上的数和SUM进行异或运算，异或门显示红点则异或最终结果为1，显示蓝点则为0。
异或门的结果则从左到右对应4位并行全加器的对应的A4A3A2A1的地方

（1）利用4位并行全加器进行加减电路仿真时，SUM=0电路为加法电路，SUM=1电路为减法电路
（2）做加法时，异或门端输出数据和原数据相同；做减法时，异或门端输出数据和原数据相反
（3）在4位并行全加器中，各位一一对应相加，即A1和B1相加，A2和B2相加，A3和B3相加，A4和B4相加
（4）各加数对应各位相加结果遵从二进制相加原则

（1）4008即为4位并行全加器，在进行4位数据相加减时，只需使用1个，不需4个
（2）各元件进行连线时，请勿直接在红点上直接连接，电路会显示错误，且不易查出原因
（3）通过7SEG-BCD（7段数码管）进行显示最终数据结果时，注意高低位顺序是从左到右为从高到低
（4）由于4008是并行全加器，不遵从我们所学的串行全加器的进位原则，故不必过于纠结于进位问题，只需注重全加器做加减法电路的过程即可