mos管的开关电路

① 请教：MOS管做开关电路

MOS管作为开关元件，同样是工作在截止或导通两种状态。由于MOS管是电压控制元件，所以主要回由栅源电压uGS决定其答工作状态。

MOS管在导通与截止两种状态发生转换时同样存在过渡过程，但其动态特性主要取决于与电路有关的杂散电容充、放电所需的时间，而管子本身导通和截止时电荷积累和消散的时间是很小的。

MOS管也是三端压控元件，三端分别是G、D、S，可以等效于普通三极管的B、C、E三极，VGS的电压（=VG-VS）控制Mos 开关状态:

当VGS大于Von（开启电压，NMOS为2~4V，PMOS为-2~-4V）时就使得Mos打开，D& S两极之间导通，压降为零，阻抗较小，零点几欧姆；

同理当VGS小于Von时就使得Mos处于关闭状态，D& S两极之间阻抗很大；

所以，G极就是控制极；

要注意的是，Vgs不能太高，比如IRF530，Von的最大值为4V，可是击穿电压为正负20V；又比如IRF9530，开启电压为最大-4V，也就是说Vgs=-5V时已经打开，开启电压上限也为正负20V，当Vgs=-21V或者22V时，管子会被击穿。通常使用时，可以使所加电压Vgs=正负9伏比较适合。

② Pmos管开关电路

下图是两种PMOS管经典开关电路应用：其中第一种NMOS管为高电平导通，低电平截断，Drain端接后面电路的接地端；第二种为PMOS管典型开关电路，为高电平断开，低电平导通，Drain端接后面电路的VCC端。

首先要进行MOSFET的选择，MOSFET有两大类型：N沟道和P沟道。在功率系统中，MOSFET可被看成电气开关。当在N沟道MOSFET的栅极和源极间加上正电压时，其开关导通。导通时，电流可经开关从漏极流向源极。漏极和源极之间存在一个内阻，称为导通电阻RDS(ON)。必须清楚MOSFET的栅极是个高阻抗端，因此，总是要在栅极加上一个电压。这就是后面介绍电路图中栅极所接电阻至地。如果栅极为悬空，器件将不能按设计意图工作，并可能在不恰当的时刻导通或关闭，导致系统产生潜在的功率损耗。当源极和栅极间的电压为零时，开关关闭，而电流停止通过器件。虽然这时器件已经关闭，但仍然有微小电流存在，这称之为漏电流，即IDSS。

第一步：选用N沟道还是P沟道

为设计选择正确器件的第一步是决定采用N沟道还是P沟道MOSFET。在典型的功率应用中，当一个MOSFET接地，而负载连接到干线电压上时，该MOSFET就构成了低压侧开关。在低压侧开关中，应采用N沟道MOSFET，这是出于对关闭或导通器件所需电压的考虑。当MOSFET连接到总线及负载接地时，就要用高压侧开关。通常会在这个拓扑中采用PMOS管经典开关电路，这也是出于对电压驱动的考虑。

第二步：确定额定电流

第二步是选择MOSFET的额定电流。视电路结构而定，该额定电流应是负载在所有情况下能够承受的最大电流。与电压的情况相似，设计人员必须确保所选的MOSFET能承受这个额定电流，即使在系统产生尖峰电流时。两个考虑的电流情况是连续模式和脉冲尖峰。该参数以FDN304P管DATASHEET为参考，参数如图所示：

来看这个电路，控制信号PGC控制V4.2是否给P_GPRS供电。此电路中，源漏两端没有接反，R110与R113存在的意义在于R110控制栅极电流不至于过大，R113控制栅极的常态，将R113上拉为高，截至PMOS，同时也可以看作是对控制信号的上拉，当MCU内部管脚并没有上拉时，即输出为开漏时，并不能驱动PMOS关闭，此时，就需要外部电压给予的上拉，所以电阻R113起到了两个作用。R110可以更小，到100欧姆也可。

③ MOS开关电路

MOS开关电路图电路图如下：

AOD448是30V75A的管子，是用4.5V驱动的，偏高了点。

可以用，AO3416等管子，电压用2.5V就能驱动。当电压为2.5V时，只有26豪欧。电流2到3安没问题。

也可以用IRF540N，1A条件下一点问题都没有，当时做精密恒流源，可以控制到精度1mA。不过散热很重要，要有足够大的散热片和小风扇。电压有个3-5V就足够了。高电平驱动（其实就相当于PWM）。

(3)mos管的开关电路扩展阅读：

MOS管开关电路：

1、P沟道MOS管开关电路

PMOS的特性，Vgs小于一定的值就会导通，适合用于源极接VCC时的情况（高端驱动）。需要注意的是，Vgs指的是栅极G与源极S的电压，即栅极低于电源一定电压就导通，而非相对于地的电压。但是因为PMOS导通内阻比较大，所以只适用低功率的情况。大功率仍然使用N沟道MOS管。

2、N沟道mos管开关电路

NMOS的特性，Vgs大于一定的值就会导通，适合用于源极接地时的情况（低端驱动），只要栅极电压大于参数手册中给定的Vgs就可以了，漏极D接电源，源极S接地。需要注意的是Vgs指的是栅极G与源极S的压差，所以当NMOS作为高端驱动时候，当漏极D与源极S导通时，漏极D与源极S电势相等，那么栅极G必须高于源极S与漏极D电压，漏极D与源极S才能继续导通。