时序电路图

『壹』 分析下图的时序电路，列出状态表，画出状态图

下图的时复序电路，是由J-K触发器组成制的同步四进制加/减计数器，当控制端X=0，为加法计数器，当X=1，为减法计数器。
仿真图如下，输出端Y为进位/借位信号，加法计数时，计数输出11时，进位输出1。减法计数时，计数状态为11时，借位输出Y=1。

『贰』 分析时序电路的逻辑功能，写出电路驱动，状态方程，画出状态转换图.

时序电路的逻辑功能是：任意时刻的输出不仅取决于当时的输入信号，而且还取决于电路原来的状态，或者说，还与以前的输入有关。

(2)时序电路图扩展阅读：

时序电路的行为是由输入、输出和电路当前状态决定的。输出和下一状态是输入和当前状态的函数。通过对时序电路进行分析，可以得到关于输入、输出和状态三者的时序的一个合理描述。数字电路根据逻辑功能的不同特点，可以分成两大类，

1，一类叫组合逻辑电路（简称组合电路）。组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。

2，另一类叫做时序逻辑电路（简称时序电路）。而时序逻辑电路在逻辑功能上的特点是任意时刻的输出不仅取决于当时的输入信号，而且还取决于电路原来的状态，或者说，还与以前的输入有关。

资料来源：网络-时序电路

『叁』 如何看懂时序图数字电路

这个是20多年前来的美国摩托自罗拉的工业控制机的68000CPU的时序图.左边蓝色的是CPU,
右边蓝色的是存储器.
图中最上面的一行是时钟脉冲，第二行是地址指令，第三行是加减指令，数据允许指令。这个图是讨论上升时间的。第一张图上在S6脉冲上升延到达之前，第二行地址条件已经满足，第三行减法指令已满足，第四行允许指令已满足。
当时钟脉冲S6上升后经过半时钟周期，开始下降，存储器相应的地址信号输出。要详细解释的话需要较大的篇幅。要了解更多请查看看有关计算机原理的书籍。

『肆』 用什么软件做“时序图”和“电路图”

打开Edraw max ，在预定义模板和例子中选择“软件”，然后双击“UML模型图”即可创建“时序图”。

在Edraw max中还可以绘制流程图，思维导图，组织结构图，商务图表等，内置丰富的模板，操作简单。

『伍』 时序电路如图,起始状态Q0Q1Q2=001,画出时序图

如图