组合逻辑电路的设计与测试

『壹』 设计一个“四舍五入”电路，使电路输入不同值时，输出的F不同

【实验题目】：设计一个“四舍五入”电路，使电路输入不同值时，输出的F不同【实验目的】： 1．掌握组合逻辑电路的特点。2．利用逻辑转换仪对组合逻辑电路进行分析和设计。 3. 熟悉基本逻辑门和用法，掌握基本组合逻辑电路设计，学会求逻辑函数最简表达式的方法。 【实验器材】1. 数字电路实验箱、稳压电源、足量的导线.。2. 二输入四“与非”门组件2片，型号为74LS00。3. 三输入三“与非”门组件1片，型号为74LS10。4. 六门反相器件1片，型号为74LS04。 【实验原理】组合逻辑电路的设计，就是如何根据文字描述的逻辑功能要求，设计出能实现该功能而采用器件最少的最佳电路。组合逻辑电路是最常见的逻辑电路，其特点是任何时刻的输出信号（状态）仅取决于该时刻的输入状态，而与信号作用前电路原来状态无关。设计多输出函数的组合逻辑电路时，应该将多个输出函数当作一个整体考虑，而不应该将其截然分开。多数出组合电路达到最简的关键是在函数化简时找出各输出函数的公用项，使之在逻辑电路中实现对逻辑门的“共享”，从而达到电路整体结构最简。 在门电路中，应用最广泛的是与非门。其逻辑关系的特点是：只有当全部的输入端都为高电平时，输出才是低电平。只要有一个输入为低电平，输出就是高电平。2 输入端与非门的逻辑表达式可写成： ；3输入与非门的逻辑表达式可写成： ；非门是执行非功能的逻辑部件。其逻辑关系的特点是：输入端为高电平，输出才是低电平；输入为低电平时，输出端为高电平。逻辑表达式为： 。本设计中，在列出表达式后，接着进行化简，然后根据最简的逻辑表达式画出逻辑图。最后，还要根据使用场合和技术要求等多方面因素，对电路的速度、功耗、成本、可靠性、逻辑功能的灵活性合理地选取器件，才算完成设计任务。设计此电路的目的是，当该电路输入为1位十进制数的8421码，当其值大于或等于5时，输出F的值为1，否则F的值为0.通过实验电路模拟测试，可得出设计电路正确与否。 【实验步骤】该电路有4个输入变量，1个输出函数。3个输入变量分别用A、B、C、D表示，输出则用F表示。1、根据实验原理列出真值表，再由真值表可写出输出函数表达式。ABCD 2、用卡诺图求出输出函数表达式，并化简得到最简函数表达式。ABCD 00 01 11 10000 00 0 010 1 1 1 11ddd d 101dd d根据多数出组合电路化简的关键，找出各输出函数的公用项，使之在逻辑电路中实现对逻辑门的“共享”，从而达到电路整体结构最简。由真值表可写出输出函数表达式：F(A,B,C,D)=∑m(5-9)+ ∑d(10-15)经化简变化后，可得到最简与非表达式：3、 根据表达式绘制逻辑电路图，并在数字电路实验箱上实现自己的设计。逻辑电路图如下： Proteus模拟电路图如下：4、自建表格记录实验数据，比较实验数据和所列真值表是否吻合，假若不吻合，找出故障原因。 【实验数据记录与处理】实验数据记录表ABCD F0000绿0001绿0010绿0011绿0100绿0101红0110红0111红1000红1001红 【实验结果与分析】实验模拟较为成功，试验设计正确。实验数据记录表中的红灯代表“1”，绿灯代表“0”，则记录的结果和所列真值表相同，实验成功。 【实验结论】1. 学会了组合逻辑电路的设计原理和功能测试的基本方法。2. 学会了如何应用卡诺图化简逻辑函数，搭建最简电路。3. 掌握了多输出组合逻辑电路的设计方法，以及常用小规模集成芯片的使用方法。

『贰』 实验五 组合逻辑电路的设计——加法器、比较器

来自电子科技大学中山学院（数电实验）

基础实验

（1）利用7483设计4位以内的加法器，请给出实验电路，并根据表5.4要求填写输出结果。

（2）给出7485实现4位二进制比较器的电路图，分析其工作原理。

原理：当参加比较的2个4位二进制数A3-A0和B3-B0的高位不等时，比较结果就由高位确定，低位和级联输入的取值不起作用；高位相等时，比较结果由低位确定；当2个4位二进制数相等时，比较结果由级联输入决定。

提高实验

（1）请设计一个电路，输入8421BCD码，输出余3码。

提示：8421BCD码的余3码为原码加011。

（2）请设计一个电路，实现7-5=？的运算功能电路。

（3）有X Y Z三路信号输入，请用7485设计一个电路，要求按如下情况输出信号。
*当7485的输入端输入A>B  时输出X信号；
*当7485的输入端输入A=B  时输出Y信号；
*当7485的输入端输入A<B  时输出Z信号。
 请给出电路设计方案，并说明原理。
提示：在输出端口可添加3个与门与1个或门

实验五详情

『叁』 简单组合逻辑电路的设计实验报告

1、设计用来与非门及用源异或门、与门组成的半加器电路。要求按本文所述的设计步骤进行，直到测试电路逻辑功能符合设计要求为止。

2、设计一个一位全加器，要求用异或门、与门、或门组成。

3、设计一位全加器，要求用与或非门实现。

4、设计一个对两个两位无符号的二进制数进行比较的电路；根据第一个数是否大于、等于、小于第二个数，使相应的三个输出端中的一个输出为“1”，要求用与门、与非门及或非门实现。

时序逻辑电路在逻辑功能上的特点是任意时刻的输出不仅取决于当时的输入信号，而且还取决于电路原来的状态，或者说，还与以前的输入有关。

(3)组合逻辑电路的设计与测试扩展阅读

在asic设计和pld设计中组合逻辑电路设计的最简化是很重要的，在设计时常要求用最少的逻辑门或导线实现。在asic设计和pld设计中需要处理大量的约束项，值为1或0的项却是有限的，提出组合逻辑电路设计的一种新方法。

与逻辑表示只有在决定事物结果的全部条件具备时，结果才发生。输出变量为1的某个组合的所有因子的与表示输出变量为1的这个组合出现、所有输出变量为0的组合均不出现，因而可以表示输出变量为1的这个组合。