八分频电路

『壹』 设计一个8分频电路,至少需要几个触发器

三个就行了，都设计成T'触发器，然后串联就行了

『贰』 74HC393八分频的电路

74HC393是双4位二进制计数器。你用八分频电路，将清零脚2脚，12脚接低电平。将CP信号从1脚输入，从5脚输出就是八分频了。或从13脚入，9脚输出。

『叁』 用两个74LS164是否可实现8、16、32分频电路

可以实现。

74ls164、74lsT164 是高速硅门CMOS器件，与低功耗肖特基型TTL(LSTTL) 器件的引脚兼容。74HC164、74HCT164 是 8 位边沿触发式移位寄存器，串行输入数据，然后并行输出。

使用74LS161计数振荡器的输出，不用设置复位和置数功能，计数器的输出从低位到高位正好满足2分频、4分频、8分频、16分频，分别接发光二极管即可。

CLK脚接输入信号，Q非（即Q上有一横杠的脚）接D脚，Q或Q非作输出，这是二分频电路，像这样只用单级（一个D触发器）就是二分频，如果用两级就是四分频，用三级就是八分频。

(3)八分频电路扩展阅读：

时钟 (CP) 每次由低变高时，数据右移一位，输入到 Q0， Q0 是两个数据输入端（DSA和 DSB）的逻辑与，它将上升时钟沿之前保持一个建立时间的长度。

主复位 (MR) 输入端上的一个低电平将使其它所有输入端都无效，非同步地清除寄存器，强制所有的输出为低电平。

H = HIGH（高）电平

h = 先于低-至-高时钟跃变一个建立时间 (set-up time) 的 HIGH（高）电平

L = LOW（低）电平

l = 先于低-至-高时钟跃变一个建立时间 (set-up time) 的 LOW（低）电平

q = 小写字母代表先于低-至-高时钟跃变一个建立时间的参考输入 (referenced input) 的状态

↑ = 低-至-高时钟跃变

『肆』 利用74ls90集成电路接成8分频分频器原理

楼上的那个电路来图，一定要注意源高低位。芯片的引脚 从左至右 一般都是 由低位至高位排列的。QA~QD共四个不同的输出端 对应四个不同的输出位，不同的输出位清零 则对应取的摸也不一样。就7490而言，QA清零就是模2，QC清零就是模8，不清零就是一个0~9的计数器。

『伍』 如何用JK触发器构成8分频电路急 急！！！！！！！

用于N=2-4分频比的来电路，常用双自D-FF或双JK-FF器件来构成，分频比n4的电路，则常采用计数器（如可预置计数器）来实现更为方便，一般无需再用单个FF来组合。
下图的分频电路输出占空比均为50%，可用D-FF，也可用JK-FF来组成，用JK-FF构成分频电路容易实现并行式同步工作，因而适合于较高频的应用场合。而FF中的引脚R、S(P)等引脚如果不使用，则必须按其功能要求连接到非有效电平的电源或地线上。

『陆』 用4096来做八分频电路是什么意思

分频就是用同一个时钟信号通过一定的电路结构转变成不同频率的时钟信号。二分频就是通过有分频作用的电路