电路时延

1. 信号处理及放大，模拟电路延迟大还是数字电路延迟大

数字电路还是模拟电路，你所用的集成模块，你可以下载查询它的PDF资料,上面都会标明时间周期或时延的，你根据它的数据，就可以大致估算延迟时间了，我认为模拟电路电路实现延迟会好些，不要加大电容。

2. 一个信号经过电路之后有延时，如何检测该信号延时了多久，具体方法是什么求大神帮忙解答

如图示波器测量设备时延的连接框图。一激励信号源通过功分器输出两路信号，一路输入到被测设备，一路输入到示波器的一个通道。被测设备输出的信号接到示波器的另外一个通道。

这种连接方式使用的三条同轴电缆#1～#3以及功分器会引入误差。在测量之前需要校准。电缆#1和电缆#2，以及功分器两个输出端口传输的是同一信号，信号传播速度是一致的，因此可以采用交换法消除电缆#1和#2以及功分器的延迟差异。功分器两路输出端口可以看作分别和电缆#1和#2是一体的。假设三条电缆的时延分别为T1， T2， T3，被测设备的时延为T0。

先用示波器测量输入的两个信号时延，结果计为Tm1，则满足：

Tm1 T1 T0 T3 T2

将电缆#1和#2互换，即电缆#2接到被测设备，电缆#1接到示波器，但不改变它们和功分器的连接。时延测量结果计为Tm2，则满足：

Tm2 T2 T0 T3 T1

两式相加能够去掉电缆#1和#2的影响：

T0 T3 （Tm1 Tm2）/2

为了消除电缆#3引入的时延，使用LeCroy示波器内置的电缆去嵌功能，根据电缆的S参数去掉电缆引入的时延。这样示波器测量值已经是消除了T3的结果。

还有一个时延误差来源是示波器两个通道之间的时延差异，这可利用示波器自带的快沿信号来校准，校

准后的时延测量值自动消除了通道间的延迟差异。

然后对波形数据进行处理，根据频率、相位的变化计算时延

3. 时延是什么时延由哪几部分组成

时延是指一个报文或分组从一个网络的一端传送到另一个端所需要的时间。它包括了发送时延，传播时延，处理时延，排队时延。

（时延=发送时延+传播时延+处理时延+排队时延）一般，发送时延与传播时延是要主要考虑的。对于报文长度较弊喊旁大的情况，发送时延是主要矛盾；报文长度较小的情况，传播时延是主要矛盾。

时延是指数据包第一租橡个比特进入路渗备由器到最后一比特从路由器输出的时间间隔。在测试中通常使用测试仪表发出测试包到收到数据包的时间间隔。时延与数据包长相关，通常在路由器端口吞吐量范围内测试，超过吞吐量测试该指标没有意义。

4. 什么是集成电路关键时延路径

关键时延路径，就是在输入端到输出端之间扒团，时延最长的逻辑链路。
具体说，数字集成电路有许多逻辑门组成，根据内在的逻辑关系，形成许多条不同的逻辑链路。由于每个逻辑门都有延时，故每个逻辑链路在接通镇谈时都会形成一个总的时延。在计算该电路的总的时延时，要按照时延最长的链路计算，所以又将该路径称为关键时延路径。
在设计中，找到关键时延路径，就能有效改善御此碰该电路的时延特性。

5. 比较分组交换和电路交换中的延时问题

打个比方，你有一堆货在仓库A（相当于开始要发送的数据），然后来了m辆货车分别装车（这就相当于数据分组了），然后在将货运送到仓库B，货车同时出发（相当于分组数据同时发送），但是货车都是从不同的路径到达仓库B的，路上的收费站就相当于结点，那货物从A到B的时间就是同时出发的一刻到最后一辆货车（相当于最后一个分组）到B的时间呐，。。。既然最后一个分组数据都经过了K-1个节点，那么其他分组数据早就经过了。。不知这样说你懂了没有。。。。

6. 求用一个三极管做的延时电路时间5-10秒的电路

三极管可接成共发射极电路，以为例，发射极接地，集电极接一电阻到电源，基极先串接一个电阻，然后再与一个阻容RC延时电路连接，电容C的一端接电源，电阻 R 的一端接地，另一端与电容的一端、基极电阻的一端连接在一起。

C3M前级管灯丝是20V交流供电的。使用12.6V灯丝的烧友得用12V的继电器，两只2200UF10V电容是用的电脑主板上的电容性能可靠。如果只用一只，延迟时间就会缩短到一半为30秒。

(6)电路时延扩展阅读：

利用阻抗匹配的均匀传输线可作为延迟线。电波在典型同轴电缆传输线传播速度约每米为0.005μS，欲要获得0.5μS的时延则需100米长同轴传输线。在实用上因体积大而感不便，此类同轴电缆传输线只适合在微波范围内作移相器或延迟线之用。

根据时延公式延时时间等于LC的开方（L及C为传输线的等效电感电容，分别用微亨和微法作单位），由此可知若要增大时延T，只需加大电感和电容便可达到目的。以同轴电缆传输线为例，如欲改变该延迟时间则必须改变该线的基本结构。

同轴线的直线形内导体用螺旅形线圈来取替，并将高导磁率铁粉芯插入该线圈中，以增大其电感，更适量减少绝缘介质厚度便螺旋线与外导体稍紧密相靠，以适量增大电容量，这样该线的延迟时间便大大增长。

7. 电路交换和分组交换时延问题（计算题）

所需要的分组总数是下x/p，因此总的数据加上头信息为（p+h）x/p.
源端发送这些需要时间为：（p+h）x/(pb)
中间的路由器重传最后一个分组所花的总时间为：(k-1)(p+h)/b
因此我们得到的总时延为：（p+h）x/(pb)+(p+h)(k-1)/b
对该函数求p的导数：得
【p-(p+h)x】/(p*p*b)=0
得hx/(p*p)=k-1

8. 如何测量与非门电路的时延参数

<p>利用六反相器CD4069测量逻辑门电路的时延参数。将CD4069中的六个非门依次串联连接，在输入端输入250KHz的TTL信号，用双踪示波器测总的延时，计算每个门的平均传输延迟时间的tpd的值。</p> <p></p>