二层电路设计

Ⅰ 如何设计电路

进行电路设计的步骤：

1、要掌握基础的电子电路理论手哪，最基础的书要看，比如：《模拟电子电路》、《数字电子电路》。

2、然后就是多积累一些滚陪基础的电路，以后设计大型的电路系统就会像搭积木一样，非常简单。

可以参考这篇文章《设计手势控制的LED灯：掌握基础电路后，设计电路就是搭积木》。

这篇文章可以给你灵感和启发。

3、开始使用一款EDA软件，比如AltiumDesigner，照着成熟的电路做一遍下来，从原理图到大薯蠢PCB，最终做出实物。

Ⅱ 二级放大电路的设计

1、二级放大好说，只要前后级放大倍数相乘达到要求就好，不过要注意专输入信号在放大1000倍后要比属电源电压小
2、设计滤波器，先找个二阶有源低通滤波器的例子，在查找计算公式呗，
一般这些都有例子和计算方式
仿真就不用说了吧，既然你们老师叫你做，应该会用吧

Ⅲ 农村3层楼房怎么设计和安装电路

推荐抄一本书《房屋的电路设计袭与安装》

电路设计有强电线路和弱电线路两大系统，强电是指照明、采暖、制冷等用电线路，弱电是指电话、电视、音响、宽带网络等讯号线路。
强电线路设计。照明的分组，插座开关的分配，都要周到细致地设计，以免客户投入使用后发现缺憾。而空调的单独设置线路，则是从安全用电出发。除使用空调采暖外，使用壁炉采暖和使用地板电热采暖也正在兴起。别墅、复式由于有不同的楼层，可以设计双回路在两个不同的地方控制同一盏灯的开、关。电铃已经退出了强电线路设计范畴，这是因为业主或是采用以干电池为能源的电子门铃，或是采用带有电子门铃的防盗门。现在倡导节约型社会，可以给常处于待机状态的冰箱、电视机、VCD之类的家用电器的插座随手安装一个开关，以免插头拔进拔出的麻烦。卫生间的插座开关，要有防止水溅的功能。

Ⅳ 民房电路：占地120坪的二层楼民房，怎么设计回路布线

看起来你蛮专业的，派滑雹不知道你为什么想一楼，二楼的照明都是单独走嘞，那样浪费线，1一楼客厅四平方的电源插座，灯线用1.5够了。2.一楼卧室电源插座可以用2.5的因为卧室没有什么大功率的电器。分不分都开可以的，其实照明用电小都可尘帆以和插座放在一组的。3空调一般都选6平方的。每个空调各走一组。4卫生间有热水器都是用6---4平方的，首选6平方的。每个卫生间都是单独的，5厨房用4平方的肯定有点小，建议用6平方，电器太多了，还有电让大磁炉呢。二楼都不用说了吧，同上。

Ⅳ 如何学习pcb设计，pcb设计流程及规则是什么啊

PCB布线
在PCB设计中，布线是完成产品设计的重要步骤，可以说前面的准备工作都是为它而做的， 在整个PCB中，以布线的设计过程限定最高，技巧最细、工作量最大。PCB布线有单面布线、 双面布线及多层布线。布线的方式也有两种：自动布线及交互式布线，在自动布线之前， 可以用交互式预先对要求比较严格的线进行布线，输入端与输出端的边线应避免相邻平行， 以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。
自动布线的布通率，依赖于良好的布局，布线规则可以预先设定， 包括走线的弯曲次数、导通孔的数目、步进的数目等。一般先进行探索式布经线，快速地把短线连通， 然后进行迷宫式布线，先把要布的连线进行全局的布线路径优化，它可以根据需要断开已布的线。 并试着重新再布线，以改进总体效果。
对目前高密度的PCB设计已感觉到贯通孔不太适应了， 它浪费了许多宝贵的布线通道，为解决这一矛盾，出现了盲孔和埋孔技术，它不仅完成了导通孔的作用， 还省出许多布线通道使布线过程完成得更加方便，更加流畅，更为完善，PCB 板的设计过程是一个复杂而又简单的过程，要想很好地掌握它，还需广大电子工程设计人员去自已体会， 才能得到其中的真谛。
1 电源、地线的处理
既使在整个PCB板中的布线完成得都很好，但由于电源、 地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电、 地线的布线要认真对待，把电、地线所产生的噪音干扰降到最低限度，以保证产品的质量。
对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因， 现只对降低式抑制噪音作以表述：
（1）、众所周知的是在电源、地线之间加上去耦电容。
（2）、尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线＞电源线＞信号线，通常信号线宽为：0.2～0.3mm,最经细宽度可达0.05～0.07mm,电源线为1.2～2.5 mm
对数字电路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地不能这样使用)
（3）、用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。
2 数字电路与模拟电路的共地处理
现在有许多PCB不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰。
数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整人PCB对外界只有一个结点，所以必须在PCB内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在PCB与外界连接的接口处（如插头等）。数字地与模拟地有一点短接，请注意，只有一个连接点。也有在PCB上冲旦不共地的，这由系统设计来决定。
3 信号线布在电（地）层上
在多层印制板布线时，由于在信号线层没有布完的线剩下已经不多，再多加层数就会造成浪费也会给生产增加一定的工作量，成本也相应增加了，为解决这个矛盾，可以考虑在电（地）层上进行布线。首先应考虑用电源层，其次才是地层。因为最好是保留地层的完整性。
4 大散漏扰面积导体中连接腿的处理
在大面积的接地（电）中，常用元器件的腿与其连接，对连接腿的处理需要进行综合的考虑，就电气性能而言，元件腿的焊盘与铜面满接为好，但对元件的焊接装配就存在一些不良隐患如：①焊接需要大功率加热器。②容易造成虚焊点。所以兼顾电气性能与工艺需要，做成十字花焊盘，称之为热隔离（heat shield）俗称热焊盘（Thermal），这样，可使在焊接时因截面过分散热而产生虚焊点的可能性大大减少。多层板的接电（地）层腿的处理相同。
5 布线中网络系统的作用
在许多CAD系统中，布线是依据网络系统决定的。网格过密，通路虽然有所增加，但步进太小，图场的数据量过大，这必然对设备的存贮空间有更高的要求，同时也对象计算机类电子产品的运算速度有极大的影响。而有些通路是无效的，如被元件腿的焊盘占用的或被安装孔、定们孔所占用的等。网格过疏，通路太少对布通率的影响极大。所以搜旦要有一个疏密合理的网格系统来支持布线的进行。
标准元器件两腿之间的距离为0.1英寸(2.54mm),所以网格系统的基础一般就定为0.1英寸(2.54 mm)或小于0.1英寸的整倍数，如：0.05英寸、0.025英寸、0.02英寸等。
6 设计规则检查（DRC）
布线设计完成后，需认真检查布线设计是否符合设计者所制定的规则，同时也需确认所制定的规则是否符合印制板生产工艺的需求，一般检查有如下几个方面：
（1）、线与线，线与元件焊盘，线与贯通孔，元件焊盘与贯通孔，贯通孔与贯通孔之间的距离是否合理，是否满足生产要求。
（2）、电源线和地线的宽度是否合适，电源与地线之间是否紧耦合（低的波阻抗）？在PCB中是否还有能让地线加宽的地方。
（3）、对于关键的信号线是否采取了最佳措施，如长度最短，加保护线，输入线及输出线被明显地分开。
（4）、模拟电路和数字电路部分，是否有各自独立的地线。
（5）后加在PCB中的图形（如图标、注标）是否会造成信号短路。
（6）对一些不理想的线形进行修改。
（7）、在PCB上是否加有工艺线？阻焊是否符合生产工艺的要求，阻焊尺寸是否合适，字符标志是否压在器件焊盘上，以免影响电装质量。
（8）、多层板中的电源地层的外框边缘是否缩小，如电源地层的铜箔露出板外容易造成短路。
第二篇 PCB布局
在设计中，布局是一个重要的环节。布局结果的好坏将直接影响布线的效果，因此可以这样认为，合理的布局是PCB设计成功的第一步。
布局的方式分两种，一种是交互式布局，另一种是自动布局，一般是在自动布局的基础上用交互式布局进行调整，在布局时还可根据走线的情况对门电路进行再分配，将两个门电路进行交换，使其成为便于布线的最佳布局。在布局完成后，还可对设计文件及有关信息进行返回标注于原理图，使得PCB板中的有关信息与原理图相一致，以便在今后的建档、更改设计能同步起来, 同时对模拟的有关信息进行更新，使得能对电路的电气性能及功能进行板级验证。
--考虑整体美观
一个产品的成功与否，一是要注重内在质量，二是兼顾整体的美观，两者都较完美才能认为该产品是成功的。
在一个PCB板上，元件的布局要求要均衡，疏密有序，不能头重脚轻或一头沉。
--布局的检查
印制板尺寸是否与加工图纸尺寸相符？能否符合PCB制造工艺要求？有无定位标记？
元件在二维、三维空间上有无冲突？
元件布局是否疏密有序，排列整齐？是否全部布完？
需经常更换的元件能否方便的更换？插件板插入设备是否方便？
热敏元件与发热元件之间是否有适当的距离？
调整可调元件是否方便？
在需要散热的地方，装了散热器没有？空气流是否通畅？
信号流程是否顺畅且互连最短？
插头、插座等与机械设计是否矛盾？
线路的干扰问题是否有所考虑？
第三篇 高速PCB设计
（一）、电子系统设计所面临的挑战
随着系统设计复杂性和集成度的大规模提高，电子系统设计师们正在从事100MHZ以上的电路设计，总线的工作频率也已经达到或者超过50MHZ，有的甚至超过100MHZ。目前约50% 的设计的时钟频率超过50MHz，将近20% 的设计主频超过120MHz。
当系统工作在50MHz时，将产生传输线效应和信号的完整性问题；而当系统时钟达到120MHz时，除非使用高速电路设计知识，否则基于传统方法设计的PCB将无法工作。因此，高速电路设计技术已经成为电子系统设计师必须采取的设计手段。只有通过使用高速电路设计师的设计技术，才能实现设计过程的可控性。
（二）、什么是高速电路
通常认为如果数字逻辑电路的频率达到或者超过45MHZ~50MHZ，而且工作在这个频率之上的电路已经占到了整个电子系统一定的份量（比如说1／3），就称为高速电路。
实际上，信号边沿的谐波频率比信号本身的频率高，是信号快速变化的上升沿与下降沿（或称信号的跳变）引发了信号传输的非预期结果。因此，通常约定如果线传播延时大于1/2数字信号驱动端的上升时间，则认为此类信号是高速信号并产生传输线效应。
信号的传递发生在信号状态改变的瞬间，如上升或下降时间。信号从驱动端到接收端经过一段固定的时间，如果传输时间小于1/2的上升或下降时间，那么来自接收端的反射信号将在信号改变状态之前到达驱动端。反之，反射信号将在信号改变状态之后到达驱动端。如果反射信号很强，叠加的波形就有可能会改变逻辑状态。
（三）、高速信号的确定
上面我们定义了传输线效应发生的前提条件，但是如何得知线延时是否大于1/2驱动端的信号上升时间？ 一般地，信号上升时间的典型值可通过器件手册给出，而信号的传播时间在PCB设计中由实际布线长度决定。下图为信号上升时间和允许的布线长度(延时)的对应关系。
PCB 板上每单位英寸的延时为 0.167ns.。但是，如果过孔多，器件管脚多，网线上设置的约束多，延时将增大。通常高速逻辑器件的信号上升时间大约为0.2ns。如果板上有GaAs芯片，则最大布线长度为7.62mm。
设Tr 为信号上升时间， Tpd 为信号线传播延时。如果Tr≥4Tpd，信号落在安全区域。如果2Tpd≥Tr≥4Tpd，信号落在不确定区域。如果Tr≤2Tpd，信号落在问题区域。对于落在不确定区域及问题区域的信号，应该使用高速布线方法。
（四）、什么是传输线
PCB板上的走线可等效为下图所示的串联和并联的电容、电阻和电感结构。串联电阻的典型值0.25-0.55 ohms/foot，因为绝缘层的缘故，并联电阻阻值通常很高。将寄生电阻、电容和电感加到实际的PCB连线中之后，连线上的最终阻抗称为特征阻抗Zo。线径越宽，距电源/地越近，或隔离层的介电常数越高，特征阻抗就越小。如果传输线和接收端的阻抗不匹配，那么输出的电流信号和信号最终的稳定状态将不同，这就引起信号在接收端产生反射，这个反射信号将传回信号发射端并再次反射回来。随着能量的减弱反射信号的幅度将减小，直到信号的电压和电流达到稳定。这种效应被称为振荡，信号的振荡在信号的上升沿和下降沿经常可以看到。
（五）、传输线效应
基于上述定义的传输线模型，归纳起来，传输线会对整个电路设计带来以下效应。
• 反射信号Reflected signals
• 延时和时序错误Delay & Timing errors
• 多次跨越逻辑电平门限错误False Switching
• 过冲与下冲Overshoot/Undershoot
• 串扰Inced Noise (or crosstalk)
• 电磁辐射EMI radiation
5.1 反射信号
如果一根走线没有被正确终结(终端匹配)，那么来自于驱动端的信号脉冲在接收端被反射，从而引发不预期效应，使信号轮廓失真。当失真变形非常显著时可导致多种错误，引起设计失败。同时，失真变形的信号对噪声的敏感性增加了，也会引起设计失败。如果上述情况没有被足够考虑，EMI将显著增加，这就不单单影响自身设计结果，还会造成整个系统的失败。
反射信号产生的主要原因：过长的走线；未被匹配终结的传输线，过量电容或电感以及阻抗失配。
5.2 延时和时序错误
信号延时和时序错误表现为：信号在逻辑电平的高与低门限之间变化时保持一段时间信号不跳变。过多的信号延时可能导致时序错误和器件功能的混乱。
通常在有多个接收端时会出现问题。电路设计师必须确定最坏情况下的时间延时以确保设计的正确性。信号延时产生的原因：驱动过载，走线过长。
5.3 多次跨越逻辑电平门限错误
信号在跳变的过程中可能多次跨越逻辑电平门限从而导致这一类型的错误。多次跨越逻辑电平门限错误是信号振荡的一种特殊的形式，即信号的振荡发生在逻辑电平门限附近，多次跨越逻辑电平门限会导致逻辑功能紊乱。反射信号产生的原因：过长的走线，未被终结的传输线，过量电容或电感以及阻抗失配。
5.4 过冲与下冲
过冲与下冲来源于走线过长或者信号变化太快两方面的原因。虽然大多数元件接收端有输入保护二极管保护，但有时这些过冲电平会远远超过元件电源电压范围，损坏元器件。
5.5 串扰
串扰表现为在一根信号线上有信号通过时，在PCB板上与之相邻的信号线上就会感应出相关的信号，我们称之为串扰。
信号线距离地线越近，线间距越大，产生的串扰信号越小。异步信号和时钟信号更容易产生串扰。因此解串扰的方法是移开发生串扰的信号或屏蔽被严重干扰的信号。
5.6 电磁辐射
EMI(Electro-Magnetic Interference)即电磁干扰，产生的问题包含过量的电磁辐射及对电磁辐射的敏感性两方面。EMI表现为当数字系统加电运行时，会对周围环境辐射电磁波，从而干扰周围环境中电子设备的正常工作。它产生的主要原因是电路工作频率太高以及布局布线不合理。目前已有进行 EMI仿真的软件工具，但EMI仿真器都很昂贵，仿真参数和边界条件设置又很困难，这将直接影响仿真结果的准确性和实用性。最通常的做法是将控制EMI的各项设计规则应用在设计的每一环节，实现在设计各环节上的规则驱动和控制。
（六）、避免传输线效应的方法
针对上述传输线问题所引入的影响，我们从以下几方面谈谈控制这些影响的方法。
6.1 严格控制关键网线的走线长度
如果设计中有高速跳变的边沿，就必须考虑到在PCB板上存在传输线效应的问题。现在普遍使用的很高时钟频率的快速集成电路芯片更是存在这样的问题。解决这个问题有一些基本原则：如果采用CMOS或TTL电路进行设计，工作频率小于10MHz，布线长度应不大于7英寸。工作频率在50MHz布线长度应不大于1.5英寸。如果工作频率达到或超过75MHz布线长度应在1英寸。对于GaAs芯片最大的布线长度应为0.3英寸。如果超过这个标准，就存在传输线的问题。
6.2 合理规划走线的拓扑结构
解决传输线效应的另一个方法是选择正确的布线路径和终端拓扑结构。走线的拓扑结构是指一根网线的布线顺序及布线结构。当使用高速逻辑器件时，除非走线分支长度保持很短，否则边沿快速变化的信号将被信号主干走线上的分支走线所扭曲。通常情形下，PCB走线采用两种基本拓扑结构，即菊花链(Daisy Chain)布线和星形(Star)分布。
对于菊花链布线，布线从驱动端开始，依次到达各接收端。如果使用串联电阻来改变信号特性，串联电阻的位置应该紧靠驱动端。在控制走线的高次谐波干扰方面，菊花链走线效果最好。但这种走线方式布通率最低，不容易100%布通。实际设计中，我们是使菊花链布线中分支长度尽可能短，安全的长度值应该是：Stub Delay <= Trt *0.1.
例如，高速TTL电路中的分支端长度应小于1.5英寸。这种拓扑结构占用的布线空间较小并可用单一电阻匹配终结。但是这种走线结构使得在不同的信号接收端信号的接收是不同步的。
星形拓扑结构可以有效的避免时钟信号的不同步问题，但在密度很高的PCB板上手工完成布线十分困难。采用自动布线器是完成星型布线的最好的方法。每条分支上都需要终端电阻。终端电阻的阻值应和连线的特征阻抗相匹配。这可通过手工计算，也可通过CAD工具计算出特征阻抗值和终端匹配电阻值。
在上面的两个例子中使用了简单的终端电阻，实际中可选择使用更复杂的匹配终端。第一种选择是RC匹配终端。RC匹配终端可以减少功率消耗，但只能使用于信号工作比较稳定的情况。这种方式最适合于对时钟线信号进行匹配处理。其缺点是RC匹配终端中的电容可能影响信号的形状和传播速度。
串联电阻匹配终端不会产生额外的功率消耗，但会减慢信号的传输。这种方式用于时间延迟影响不大的总线驱动电路。 串联电阻匹配终端的优势还在于可以减少板上器件的使用数量和连线密度。
最后一种方式为分离匹配终端，这种方式匹配元件需要放置在接收端附近。其优点是不会拉低信号，并且可以很好的避免噪声。典型的用于TTL输入信号(ACT, HCT, FAST)。
此外，对于终端匹配电阻的封装型式和安装型式也必须考虑。通常SMD表面贴装电阻比通孔元件具有较低的电感，所以SMD封装元件成为首选。如果选择普通直插电阻也有两种安装方式可选：垂直方式和水平方式。
垂直安装方式中电阻的一条安装管脚很短，可以减少电阻和电路板间的热阻，使电阻的热量更加容易散发到空气中。但较长的垂直安装会增加电阻的电感。水平安装方式因安装较低有更低的电感。但过热的电阻会出现漂移，在最坏的情况下电阻成为开路，造成PCB走线终结匹配失效，成为潜在的失败因素。
6.3 抑止电磁干扰的方法
很好地解决信号完整性问题将改善PCB板的电磁兼容性(EMC)。其中非常重要的是保证PCB板有很好的接地。对复杂的设计采用一个信号层配一个地线层是十分有效的方法。此外，使电路板的最外层信号的密度最小也是减少电磁辐射的好方法，这种方法可采用"表面积层"技术"Build-up"设计制做PCB来实现。表面积层通过在普通工艺 PCB 上增加薄绝缘层和用于贯穿这些层的微孔的组合来实现 ，电阻和电容可埋在表层下，单位面积上的走线密度会增加近一倍，因而可降低 PCB的体积。PCB 面积的缩小对走线的拓扑结构有巨大的影响，这意味着缩小的电流回路，缩小的分支走线长度，而电磁辐射近似正比于电流回路的面积；同时小体积特征意味着高密度引脚封装器件可以被使用，这又使得连线长度下降，从而电流回路减小，提高电磁兼容特性。
6.4 其它可采用技术
为减小集成电路芯片电源上的电压瞬时过冲，应该为集成电路芯片添加去耦电容。这可以有效去除电源上的毛刺的影响并减少在印制板上的电源环路的辐射。
当去耦电容直接连接在集成电路的电源管腿上而不是连接在电源层上时，其平滑毛刺的效果最好。这就是为什么有一些器件插座上带有去耦电容，而有的器件要求去耦电容距器件的距离要足够的小。
任何高速和高功耗的器件应尽量放置在一起以减少电源电压瞬时过冲。
如果没有电源层，那么长的电源连线会在信号和回路间形成环路，成为辐射源和易感应电路。
走线构成一个不穿过同一网线或其它走线的环路的情况称为开环。如果环路穿过同一网线其它走线则构成闭环。两种情况都会形成天线效应(线天线和环形天线)。天线对外产生EMI辐射，同时自身也是敏感电路。闭环是一个必须考虑的问题，因为它产生的辐射与闭环面积近似成正比。
结束语
高速电路设计是一个非常复杂的设计过程，ZUKEN公司的高速电路布线算法(Route Editor)和EMC/EMI分析软件(INCASES,Hot-Stage)应用于分析和发现问题。本文所阐述的方法就是专门针对解决这些高速电路设计问题的。此外，在进行高速电路设计时有多个因素需要加以考虑，这些因素有时互相对立。如高速器件布局时位置靠近，虽可以减少延时，但可能产生串扰和显著的热效应。因此在设计中，需权衡各因素，做出全面的折衷考虑；既满足设计要求，又降低设计复杂度。高速PCB设计手段的采用构成了设计过程的可控性，只有可控的，才是可靠的，也才能是成功的！

Ⅵ 自建房电路改造。求教各位。懂行的看过来

1、水改走顶不走地，左热右凉，上热下冷，冷热管不能交叉使用；出水口须水平；管路铺设需横平坚直，布局走向要安全合理。

2、水路施工前要先弹线定位开线槽，水管要用统一的材料。水管热熔要严密，排水管铺设要有斜度，接口处的胶水要涂均匀严密。

3、如果房屋的强电电管是PVC管，二次水电改造时宜采用PVC管，不宜采用JDG管，否则很难实现整体接地连接。如果房屋的强电电管本身就是JDG管，则两种管材均可使用。

电路：

1、弱电宜采用屏蔽线缆，二次装修线路布置要重新开槽布线，大多强弱电只能从地面走管，而且强弱电管交叉、近距离并行等情况很常见。如果弱电采用非屏蔽线缆，可能会造成信号干扰。

2、电路走线设计原则把握“两端间最短距离走线”原则，不故意绕线，保持线路的平直。线管穿线时，需采用活线的施工工艺，保持相对程度上的灵活，以便后期维修的便利。电源线暗埋在墙体内时，必须穿线管保护。

3、电线管口应平整无毛刺，导线在管内不能有接头和扭结，线管弯曲不能有褶皱，穿入配管导线的接头应设在接线盒内。同一室内的电源、电话、电视等插座面板应在同一水平标高上，高差应小于5毫米。

4、电线铺设时可能出现长度不够，需要进行接线的情况，那么一定要转换电线，或者对电线做搪锡处理。开槽时，线槽的位置距墙不小于20-30cm，槽深为2cm ，墙面上横向开槽不能超过2m，应遵循横平竖直原则，转角处45度处理，以免损伤线管。

5、强电穿线时，需确保线管内的空间，一般16管不能超过3根线，20管不能超过5根线，接头位置要缠绕5-8圈并做烫锡处理。16管单管单线，与强电分开走，不能同槽同管，相交处要缠上锡箔纸与强电进行隔开。

6、卫生间插座应设为防溅型，并且有保护套。开关插座的距离需控制好，电源插座距地面一般为30厘米，开关距地面一般为1.4米，如果有特殊需求，则按特殊情况处理。

7、电线管、热水管、煤气管相互间应保持一定距离，不得紧靠。煤气管必须走明管，不能封死，如需移管必须由燃气公司进行操作。

举报/反馈

发表评论

发表

评论列表（1条）

明夏侯云4l

好文！一键三连送给作者支持下～

03-26 20:19

回复

6

没有更多啦

作者最新文章

占地96平米现代二层半小别墅，阁楼+阳光房，让你尽享舒适人生

10款2021年较为流行的农村二三层小楼效果图，一定有你喜欢的款式

15x12米英伦复古二层豪宅，有了这栋别墅，你就是村里最靓的仔

相关文章

装修一般要几个月？如何合理安排工期？

Ⅶ 什么是层次电路图

层次电路图是电路设计中的一种，层次原理图主要包括两大部分：主电路图和子电路图。其中主电路图与子电路图的关系是父电路与子电路的关系，在子电路图中仍可包含下一级子电路。

层次原理图的设计方法一般采用自顶向下的层次原理图设计方法。思路是，先设计主电路图，再根据主电路图设计子电路图。这些主电路和子电路文件都要保存在一个专门的文件夹中。

(7)二层电路设计扩展阅读：

对于smt电路板设计者来说，如果要设计一个简单的pcb板，用单张原理图就可以进行绘制，而针对大规模的pcb板的设计则需要采用层次电路设计。

层次原理图设计有两种实现途径：自顶而下和自底而上。自顶向下的设计方法要求用户在绘制原理图之前就对系统有一个比较深人的了解，而自底向上的方法适用于对整个设计不是很熟悉的用户。

Ⅷ 12双层电路板设计要点上下层信号走线如何处理数字信号与模拟信

1. 简介

要想了解在使用分困如辨率等于或高于 12 位 ADC 时可能发生的问题,需要确定 ADC 能够处理多小的电压值。电压范围为 2 V 的 8 位 ADC 能够检测最小电压值为 2 V/256 = 0.008 V,即 8 mV 左右。尽管 8 mV 看上去比较小,让我们把这个值和更高分辨率的 ADC 进行比较,表 1 显示了对具有输入范围为±1 V 和分辨率为 8 到 20 位的各 ADC 进行的比较。

表 1. ADC 分辨率

当分辨率为 20 位时,ADC 能够处理最小为 2 μV 的电压。稍微提高增益,您可以处理低于 1 μV 的电压。另外,包含窄输入范围(高 ADC 增益)的低分辨率 ADC 系统也可以处理微伏范围的电压值。

使用低分辨率ADC时,1 mV以下的偏移和噪声源是无意义的。但使用12位到20位ADC时,该值将起着重要作用。 未习惯于敏感模拟电路的设计师会容易忽略这些偏差。目前的电子产品越来越小,因此单是较小的电路板几何形状就能引起许多问题。

2. 走线电阻确实很重要

当 PCB 缩小时隐尺键,走线宽度会更窄,距离更加接近。目前的电子产品中走线宽度和走线之间的间隙一般不超过 6 密耳(0.006 英寸)。即使您指定了大小为 6 密耳的走线,仍可以通过过度蚀刻轻松地使该值降至 4 或 5 密耳。 那么,为什么我们需要留意走线灶巧变小的现象?当走线变窄时,走线电阻会增加。公式 1 提供了计算走线电阻的标准公式:

公式1

PCB 上走线的厚度为 1 盎司铜,长度为 1 英寸,宽度为 8 密耳,其电阻将为 0.062 欧姆。表 2 显示的是针对若干走线长度和宽度计算得出的阻抗值。

表2 走线电阻

如表 2 中所示,所有的阻抗都大大低于 1 欧姆。这看上去对电路影响并没有那么大,但具体情况取决于该走线在电路 板上的位置。如果是高阻抗放大器输入的走线,就没问题,但在其他情况下,就会产生影响。再次使用该表并为每个走 线组合通过 5 mA 的电流。虽然 5 mA 的电流不大,并且走线电阻不到 1 Ω,但在使用高分辨率的 ADC 时,组合偏移 会变得十分显著,如表 3 所示。

表 3. 走线电压偏移

在该表里,如果流入走线(其宽度为 6 密耳,长度为 2 英寸)的电流为 5 mA,则电压将为 820 μV,即 0.82 mV 左 右。在表 1 中,请注意,在系统采用的 ADC 分辨率低于 12 位时,该电压并不显著。绿色显示的单元是至少影响到 16 位 ADC 半个最低有效位的条件。黄色显示的单元表示在使用 12 位或更高 ADC 时导致相同偏差的条件。这时,假设 12 位和 16 位 ADC 的输入范围为 2 伏特(+/- 1 伏特)。

一个示例应用(其中该偏移大小引起显著偏差)是使用热电偶来测量温度。如果使用 K 型热电偶,输出电压将为 40 μV/°C左右。那么,410 μV偏移相当于超过10°C的偏差。如果相同走线被过度蚀刻,使其宽度降至4密耳,偏差 将增加 50%。通过该示例,可以看到评估信号路径中的每个 PCB 走线的重要性。虽然 12 位 ADC 不是最坏情况,但如 果 ADC 前面增加 16 倍的增益,相应的电压分辨率等价于 16 位 ADC。

3. 共享返回路径

设计带有混合信号或高精度 ADC 的电路板时, 需要识别电流在 PCB 中的具体位置。走线上几毫 安(mA)的电流就能造成严重的问题。

当数字器件或高电流模拟器件共享敏感模拟信号的 返回路径时,走线电阻就会对电路产生影响。此情 况下,高电流的单位不再是安培(A),而是毫安 (mA)。在前一示例中,热电偶与 5 mA 负载共 享一个返回路径。即使将该负载降至 0.5 mA,偏 差仍然为 1 °C。因此,几百 μA 的电流影响也比较大。

图 1 显示的是一个示例,其中模拟接地和数字接 地共享一个返回电流路径,传感器和 LED 共享另 一个返回电流路径。这两个共享路径可能会导致系 统偏移或增益偏差问题。

图 1. 信号返回路径的阻抗

当本示例中的 ADC 测量传感器的输出电压时,它 也会测量走线电阻上的电压。共同接地处与传感器 电流和 LED 电流合并的位置之间的走线长度越 大,可能发生的电压偏移越严重。该偏差的严重性 取决于系统所需的准确度、传感器的电压增益以及 偏移偏差电压的大小。图 2 显示的是 PCB 布局的 一个示例。

图 2. 共享返回路径的示例布局

模拟地(VSSA)和您正在测量的所有信号一样, 起着重要作用。PSoC 的 VSSA 引脚与系统地处之 间的走线长度及其阻抗必须尽可能小。即使几百 微安(μA)的电流分量共享该路径,当测量几个 毫伏的信号时,也会导致许多问题。使用单端测量 时,这里的偏移可以被视为测量偏移。在图 3 中,LED 的电流与供电电流共享一个路径,但传 感器使用它自己的路径。内部带隙参考电路也被连 接到 VSSA。因与 LED 共享返回路径而消耗的任何 电压都会使 ADC 参考电压产生波动,电压下降的 大小为 I*R。参考电压和 VSSA 之间的偏移会导致 ADC 增益偏差。

图 3. 模拟接地路径的电流

为数字接地(VSSD)、模拟接地(VSSA)、传感 器和 LED 提供单独的接地路径后,将没有共享返 回路径(参考图 4)。该传感器、ADC 和参考电 路都被连接到同一个模拟接地,因此 LED 中的电 流变化几乎不会对传感器的输出产生任何影响。另 外还要注意,在该图中,传感器和 VSSA 在同一个 位置上与模拟接地相连。该接地连接的地理位置可 以是一个点,或者是极低的阻抗层。

图 4. 良好的接地连接

通过将差分 ADC 连接到传感器,可以消除传感器 返回和高电流共享一个路径时导致的共模电压偏 移;请参看图 1。普通电压是指传感器 Vss 和传感 器输出的普通偏移。然而,该传感器的差分连接不 能降低 VSSA 共享接地路径时产生的偏差 (图 3)。请参看图 5。

图 5. 差分 ADC 和单独返回路径

图 6 显示的是一个改进路由的示例,包括单独的 返回路径、单独的模拟和数字电源,以及传感器的 差分连接。

图 6. 单独返回路径的示例布局

3.1 要谨慎考虑潜在的问题

当传感器共享返回路径或调制负载(如 PWM 驱动 的 LED)共享 VSSA 引脚时,可能不会立即发现偏 差。如果调试负载与 ADC 完全同步,生成的偏差可 能大,也可能小。如果同步化过程中没有产生任何 可测量的偏差,那么,开始开发和测试时,不会发 现任何问题。但如果在这种情况下修改了 ADC 采样 率或 PWM 频率,偏差或噪声将发生明显的变化。 这样的变化难以测试,因为在许多应用程序中,负 载调制会根据不同的环境或软件而有所变化。因 此,一个电路板设计有时候能够正常运行,有时候 则无法工作。因此,即使设计能够正常工作,仍然 需要遵循良好的设计规则。

4. 模拟和数字信号的布线

理想情况下,模拟和数字信号将位于电路板的对立 侧上,但这种情况一般不会发生。许多设计都要求 模拟和数字信号位于同一个区域内。遗憾的是,在 一个区域内同时运行较高阻抗的模拟信号和数字信 号可能引起意外串扰,该串扰给模拟信号带来过大 噪声。

串扰是什么?

串扰指的是没有直接相连时,一个信号对另一个信 号产生影响的现象。具有快速上升和下降时间的数 字信号对高阻抗的模拟信号路径产生影响是最常见 的串扰现象。数字信号同样受串扰的影响。高速数 字信号容易影响到其他数字信号。各信号之间的串 扰类型为:传导、容性或者感性。在所有情况下, 通过加大各信号之间的距离并缩短它们之间并行的 长度,可以减少信号串扰。

传导串扰的影响一般不大。只有各信号的阻抗过高 (超过 10 MΩ)时,这种串扰才会造成问题。当 PCB 上出现泥土、油、盐或其他液体异物,增大了 各走线之间的 PCB 材料的导电性时,通常会发生高 传导串扰情况。阻抗下降所导致的串扰会对电路操 作产生不利影响。在某些情况下, 焊接掩模可以保 护 PCB。但始终会有裸露区,如 PCB 上器件焊接 的位置。如果在使用产品的环境中发现这些材料, 必须采用各种措施使 PCB 与这些材料隔离。如果不能使 PCB 与异物隔离,可以在 PCB 上使用外部涂料,但该方法会增加费用。

当一个走线位于其他层中另一个走线的正上方时, 将发生容性耦合。铜线之间形成一个电容。这些铜 线重叠部分越多,它们耦合形成的电容越高。通过 减少各信号之间的重叠区降低该电容,从而减少耦 合。在某些情况下,特别是在双层电路板上,几乎 不能消除敏感模拟信号与快速数字信号交叉的情 况。这时,这些信号需要以 90 o 的角度交叉,以尽 量减少它们之间形成的电容。

如果使用两层以上的多层电路板,请保证两个相交信号之间存在电源层,以尽可能减少耦合。请注 意,图 7 中的电容在两个走线之间形成,它与重叠区成正比。

图 7. 并行走线的容性耦合

如果使用多层电路板,请确保模拟和数字走线以 90° 的角度相交。这样可大大减少重叠区,从而降低各 信号之间的容性耦合。图 8 显示的是一个示例。

图 8. 垂直走线的容性耦合

图 9 显示的是 PCB 布局的一个示例,其中模拟走线 (红色)必须与数字走线(蓝色)交叉。请注意, 模拟和数字走线之间为 90°。

图 9. 数字走线以 90o 与模拟走线交叉

在同一层或相邻层上运行的各条走线可能被磁耦 合。该情况被称为感性耦合。

感性耦合由三个机械 特性引起。这些特性为:各走线之间的分离、两个 并行走线之间的距离、走线和其最接近电源层的距 离。各信号之间的距离以及各信号和接地层之间的 距离都是影响最大的因素,如公式 2 和图 10 所示。

公式2

图 10. 感性耦合的空间

正如您能够发现,走线和接地层之间的距离(即为 高度)是一个重要因素。通过缩短该距离,可能以 高度平方的数值降低串扰。如果需要运行相邻的数 字和模拟走线,那么,使它们接近于接地层会是降 低串扰的最好方法。

4.2 3W原则

3 W 规则规定了各逻辑走线(中心到中心)之间的 距离必须为走线宽度的三倍。例如,如果 PCB 上走 线的宽度为 0.008 英寸,则两个相邻走线中心之间 的距离将为 0.024 英寸(0.008 英寸 x 3),其边缘 的距离为 0.016 英寸(0.008 英寸 x 2)。这样可使 每个走线处在另一个走线的 70%磁通量边界范围 外。为了能够位于 98%磁通量边界的范围外,两个 相邻走线之间的距离必须为走线宽度的 10 倍。这些 条件都取决于各走线的阻抗以及各信号的上升时 间。请参看图 11。

图 11. 3 W 规则的示例

减少(在电路板同一侧上运行的相邻)信号之间的 耦合的另一个方法是在这些信号之间放置一个防护 线,并将之接地。这样可以减少各信号之间的容性 耦合。请参看图 12。

图 12. 使用防护线

在多层电路板中,各层之间的距离不一样。例如, 在厚度为 0.062 英寸的 4 层电路板中,与第二层和 第三层之间的距离相比,第一层和第二层之间的距 离更小。因此,在同一个区域内走模拟和数字信号 时,请将各走线分布到非相邻层上,可以尽可能扩 大它们之间的距离。

多电源域

在敏感模拟系统中,需要将模拟电源和数字电源分开。一般建议使用独立的外部模拟和数字电压调节器。如果额外电压调节器的成本过高,并且您的设计中数字部分不包括高速或 高电流切换功能,可以使用单个电压调节器。就如您拥有独立的调节器时,要注意要在设计上始终隔离模拟和数字的电源电 路。分别为模拟电源(VDDA、VSSA)和数字电源(VDDD、VSSD)提供独立的电源和接地信号。请尽可能缩短这两个电源 (模拟和数字电源)与电路板电源之间连接的距离。电路板电源的输出阻抗一般较低,所以通过上述连接,数字电源几乎不 会对模拟电源产生影响。

接地层

接地层在混合信号设计中始终有用,但对于某个已给的设计,额外层成本较高。即使在双层电路板中,也可以在敏感模

拟部分添加部分层。无论您是否使用接地层,都需要确保返回路径与电源之间的连接最短。请注意,如果接地层电源电

路的阻抗不够低,或者过度分散该层,则不能利用该层改善您的设计。在双层电路板上,不要仅仅依靠最后的地平面填

充,因为这样可能带来高阻抗的接地路径。如不仔细检查,很难发现这样的缺陷。比较好的设计习惯是,先通过走线布

局好接地路径,然后进行地平面填充。

如果在您的设计中能够使用单独的模拟和数字接地层,那么几乎在所有情况下,它们需要在一个单点上相连。该单点需 要位于电源和 SoC 器件之间。

当仅用一个单电压调节器时,只在模拟和数字组件相互隔离的情况下,对地平面可以不做分割。

5. 旁路电容

5.1 电容选择

表 4. 旁路电容连接的汇总

图 15.电源连接的示例 原理图

用于电源稳定性的电容有两种:旁路电容和大容量电容。有些时候大容量电容还被称为储能电容。旁路电容必须位于组 件电源引脚附近。使用旁路电容可以消除高频噪声并为瞬间变换提供电流。这些电容的取值范围为 0.001 μF 到 0.1 μF。 NPO、X5R 及 X7R 等介电电容是优良的旁路电容。这些电容的取值范围为几百皮法(pF)到几微法(μF)。

储能电容通常位于电压调节器附近。如果电路板的较大(超过几平方英寸),并各处都有一些有源器件,那么,这些电 容将分布在整个电路板上。储能电容可以在较长时间内供电,并可以滤除低频噪声。在具有高电流信号或电源的电路板 中,储存电容的取值范围为 1 μF 到 100 μF,或更大的值。X5R、钽和一些表面组装电解电容都适合该用途。

旁路电容一般只为 0.01 μF 或 0.1 μF。推荐进行一些简单的计算操作,以得到最佳的储能电容。如果该值过高,则表示 储能电容超过您所需要的电容。如果该值太低,会使电源纹波过大并造成噪声。请使用下面公式:

电容计算公式

6. 所有电容并不是等同的

当为各种应用选择一个电容(甚至一个简单的旁路电容)时,它的规范是非常重要的。电压和温度系数是两个最常被忽略的电容规范,但能够在正常操作的环境下大大影响器件电容。

器件变得越来越小,需要对性能和大小进行权衡。标称值为 1 uF,耐压为 6.3 V 的电容,在电压为 5 V 时,电容值可 以小于 0.1 uF。因此,您需要注意电压系数。另外,不假设全部器件系列的电压系数是相同的。电压系数和温度系数 可以因不同封装而有大变化。与 0603 封装相比,0805 封装具有较好的电压系数,但有时会反过来。因此请阅读数据 手册。如果数据手册中没有提供电容器的温度和电压系数,请考虑使用其他制造商的电容器。

7. 混合信号 PCB 的规则汇总

设计混合信号的电路板时,必须遵循下列规则:

1. 考虑单独的模拟和数字电源。

2. 了解所有返回路径。

3. 虽然价格昂贵,但如果可能,请使用四层电路板。

4. 请勿将模拟信号与时钟或快速数字信号并行布线。

5. 如果模拟和数字信号必须交叉,请确保这些信号以 90 o 相交,以便使耦合电容最小。

6. 电源层应该出现在其信号线相应的区域。例如,在模拟电源层上只运行模拟信号。

7. 将旁路电容放置在与 IC 尽可能近的位置。另外,还要确保电源信号的旁路连接为低阻抗。

8. 若可以,请在电路板上使用独立的模拟和数字信号以及独立的数字和模拟组件。指定 PCB 的“模拟”和“数字” 区域。

9. 对高阻抗输入信号应避免过长的走线,否则它会像天线那样耦合噪声进入信号链路。

10. 尽可能扩大电源走线的宽度以降低阻抗。

11. 将模拟信号放置在离接地层最近的位置,以便最小化电感串扰。

12. 将各层之间的电源信号相连时,请使用大型或多个过孔,重要可以降低阻抗。

13. 尽可能降低数字信号的数字上升和下降时间。

14. 使用防护线使模拟和数字信号相互隔离。

8. PCB 布局和自动布线的工具

PCB 布局工具有 20 年的使用历史。通过使用这些工具可以对各信号进行分组,并为走线长度和各走线之间的距离提供 不同的规则。从而避免发生错误。自动布线越来越强大,并具备许多个常用工具。这些工具遵循手动路由时所要求的相 同规则。熟练的 PCB 布局设计师可以使用这些规则来提高自动布线的性能。虽然这些工具非常强大,但仍需要特别注 意模拟和数字信号的布线方式。特意推荐您先手动走电路板上的敏感部分,然后才通过自动布线走剩下的其他不重要部 分。不管使用哪个方式,都要确保检查最后布线。

将各器件放置在最佳的位置对手动布线和自动布线都有很大的帮助。器件放置和电路板布局都安排好后,可以使用简单 的测试来验证共享返回路径是否存在问题。打印该电路板布局并在电源和每个组件之间画出最直接的路径。为模拟组件 和数字组件分别使用两种不同的颜色。如果这两种颜色交叉,需要重新评估您的设计。请参考图 19。

图 19. 在 PCB 布局上绘制返回路径

打开APP阅读更多精彩内容

相关推荐
电路板
模拟混合信号
布局浪涌抑制电路板的注意事项
2022-03-29
2120
<b>04：</b>混合信号电路板设计注意事项
2021-04-28
321
极好的模拟/数字混合信号的电路板布局布线注意事项资料下载
2021-04-21
404
电路PCB布局注意事项
2021-03-01
0
PCB板在手环布局和布线的注意事项
2020-10-29
0
数字/模拟混合信号电路板布局布线注意事项
2020-08-10
0
PCB设计高频电路板的布线技巧和注意事项详细概述
2018-10-14
5221
混合信号电路板的布局和布线
2018-08-27
0
在Hercules电路板设计中的注意事项（2）
2018-08-08
2124
设计高速电路板的注意事项
2017-01-28
718
设计高速电路板的注意事项
2016-12-14
626
电路板工艺流程和注意事项
2011-03-30
0
印制电路板的版面设计注意事项
2009-11-19
1141
自动布线的优缺点以及模拟电路布线的注意事项
2009-09-28
983
电子工程师必装软件（附AD封装库）
值得收藏！用过都说好！

查看

Ⅸ 四层电路板比二层电路板有什么好处

1、这个自要看你的线路设计
2、线路不是很密集，二层布板能搞定就用二层，二层布板简单、直观
3、四层板线路密集，top层也就是正面算顶层，boot低层也就是背面，
4、四层板中间板线层：gnd接地层，sin过孔走线层
5、四层工制作工艺比二层复杂，费用也高

Ⅹ 两层楼室内的电路线怎么改

施工工艺：

（一）：开槽配管及定位
说明：
电路设计要多路化，做到空调、厨房、卫生间、客厅、卧室、电脑及大功率电器分路布线；插座、开关分开，除一般照明、挂壁空调外各回路应独立使用漏电保护器；强、弱分开，音响、电话、多媒体、宽带网等弱电线路设计应合理规范。
1、墙身、地面开线槽之前用墨盒弹线，以便定位。管面与墙面应留15mm左右粉灰层，以防止墙面开裂。
2、未经允许不许随意破坏、更改公共电气设施，如避雷地线、保护接地等。
3、电源线管暗埋时，应考虑与弱电管线等保持500mm以上距离，电线管与热水管、煤气管之间的平行距离不小于300mm。
4、墙面线管走向尽可能减少转弯，并且要避开壁镜，家具等物的安装位置，防止被电锤、钉子损伤。
5、如无特殊要求，在同一套房内，开关离地1200-1500mm之间，距门边150-200mm处，插座离地300mm左右，插座开关各在同一水平线上，高度差小于8mm，并列安装时高度差小于1mm，并且不被推拉门、家具等物遮挡。
6、各种强弱电插座接口宁多勿缺，床头两侧应设置电源插座及一个电话插座，电脑桌附近，客厅电视柜背景墙上都应设置三个以上的电源插座，并设置相应的电视、电话、多媒体、宽带网等插座。
7、音响、电视、电话、多媒体、宽带网等弱电线路的铺设方法及要求与电源线的铺设方法相同，其插座或线盒与电源插座并列安装，但强弱电线路不允许共用一套管。
8、所有入墙电线采用16以上的PVC阻燃管埋设，导线占管径