集成电路规格

A. 有谁了解smd贴片的,想请教一下

什么是SMD
“在电子线路板生产的初级阶段，过孔装配完全由人工来完成。首批自动化机器推出后，它们可放置一些简单的引脚元件，但是复杂的元件仍需要手工放置方可进行

SMD
波峰焊。除SMD外还有：
SMC：表面组装元件（Surface Mounted components）
主要有矩形片式元件、圆柱形片式元件、复合片式元件、异形片式元件。
SMD建筑设计事务所
SMD建筑设计事务所是世界知名的青年建筑师设计事务所。SMD一直站在世界建筑设计和建筑工程业的最前沿，自成立以来，完成的设计项目，包括办公大楼、银行和金融机构、政府建筑、公共建筑、私人住宅、医疗机构、宗教建筑、机场、娱乐和体育场所、学校建筑等等。

2发展编辑
表面贴装元件在大约二十年前推出，并就此开创了一个新纪元。从无源元件到有源元件和集成电路，最终都变成了表面贴装器件(SMD）并可通过拾放设备进行装配。在很长一段时间内人们都认为所有的引脚元件最终都可采用SMD封装。

3元件编辑
分类
主要有片式晶体管和集成电路
集成电路又包括SOP、SOJ、PLCC、LCCC、QFP、BGA、CSP、FC、MCM等。
举例如下：
1、连接件（Interconnect）：提供机械与电气连接/断开，由连接插头和插座组成，将电缆、支架、机箱或其它PCB与PCB连接起来；可是与板的实际连接必须是通过表面贴装型接触。
2、a有源电子元件(Active）：在模拟或数字电路中，可以自己控制电压和电流，以产生增益或开关作用，即对施加信号有反应，可以改变自己的基本特性。
b无源电子元件（Inactive）：当施以电信号时不改变本身特性，即提供简单的、可重复的反应。
3、异型电子元件（Odd-form）：其几何形状因素是奇特的，但不必是独特的。因此必须用手工贴装，其外壳（与其基本功能成对比）形状是不标准的例如：许多变压器、混合电路结构、风扇、机械开关块，等。
参数
各种SMT元器件的参数规格
Chip片电阻，电容等：尺寸规格： 0201,0402,0603,0805,1206,1210,2010，等。
钽电容：尺寸规格： TANA,TANB,TANC,TANDSOT
晶体管：SOT23,SOT143,SOT89等

SMD
melf圆柱形元件：二极管,电阻等
SOIC集成电路：尺寸规格： SOIC08,14,16,18,20,24,28,32
QFP 密脚距集成电路PLCC集成电路：PLCC20,28,32,44,52,68,84
BGA 球栅列阵包装集成电路：列阵间距规格： 1.27,1.00,0.80
CSP 集成电路：元件边长不超过里面芯片边长的1.2倍，列阵间距<0.50的microBGA
喷嘴喷雾雾粒的统计平均直径，有很多评价方法，通常有算术统计平均直径，几何统计平均直径，不过最常用的是索泰尔平均，简称SMD。
其原理是将所有的雾粒用具有相同表面积和体积的均一直径的圆球来近似，所求的圆球直径即为索泰尔平均直径。
由于这种统计平均很好的反映了课题的物理特性，因此在实际中应用最广。

SMD元件(8张)

4特点编辑
组装密度高、电子产品体积小、重量轻，贴片元件的体积和重量只有传统插装元件的1/10左右，一般采用SMT之后，电子产品体积缩小40%~60%，重量减轻60%~80%。
可靠性高、抗振能力强。焊点缺陷率低。
高频特性好。减少了电磁和射频干扰。
易于实现自动化，提高生产效率。降低成本达30%~50%。节省材料、能源、设备、人力、时间等。

5检验编辑

索特平均直径
表面组装元器件检验。元器件主要检测项目包括：可焊性、引脚共面性和使用性， 应由检验部门作抽样检验。元器件可焊性的检测可用不锈钢镊子夹住元器件体浸入235±5℃ 或230±5℃的锡锅中，2±0.2s或3±0.5s时取出。在20倍显微镜下检查焊端的沾锡情况，要求元器件焊端90%以上沾锡。
作为加工车间可做以下外观检查：
⒈目视或用放大镜检查元器件的焊端或引脚表面是否氧化或有无污染物。
⒉元器件的标称值、规格、型号、精度、外形尺寸等应与产品工艺要求相符。
⒊SOT、SOIC的引脚不能变形，对引线间距为0.65mm以下的多引线QFP器件，其引脚共面性应小于0.1mm（可通过贴装机光学检测）。
⒋要求清洗的产品，清洗后元器件的标记不脱落，且不影响元器件性能和可靠性（清洗后目检）。

6理论编辑
检查方法论：本文阐述，过程监测可以防止电路板缺陷，并提高全面质量。
检查可以经常提醒你，你的装配工艺是不是还有太多的变量。即使在你的制造工艺能够达到持续的零缺陷生产之后，某种形式的检查或者监测对于保证所希望的质量水平还是必要的。表面贴装装配是一系列非常复杂的事件与大量单独行动。我们的诀窍是要建立一个平衡的检查（inspection）与监测（monitering）的策略，而不需要进行100%的检查。本文要讨论的是检查方法、技术和手工检查工具，以及回顾一下自动检查工具和使用检查结果（缺陷数量与类型）来改善工艺与产品的质量。
检查是一种以产品为中心的活动，而监测是以工艺为中心的活动。两者对于一个品质计划都是需要的，但是，长期的目标应该是少一点产品检查和多一点工艺监测。产品检查是被动的（缺陷已经发生），而工艺监测是主动的（缺陷可以防止） - 很明显，预防比对已经存在的缺陷作被动反应要有价值地多。
检查其实是一个筛选过程，因为它企图找出不可接受的产品去修理。事实十分清楚，大量的检查不一定提高或保证产品品质。德明（Deming）十四点中的第三点说，“不要指望大批检查”。德明强调，一个强有力的工艺应该把重点放在建立稳定的、可重复的、统计上监测的工艺目标上，而不是大批量的检查。检查是一个主观的活动，即使有相当程度的培训，它也是一个困难的任务。在许多情况中，你可以叫一组检查员来评估一个焊接点，但是得到几种不同的意见。
操作员疲劳是为什么100%检查通常找不出每一个制造缺陷的原因，另外，这是一个成本高、无价值增值的操作。它很少达到更高产品质量和顾客满意的所希望目标。
几年前，我们开始了使用“过程监测”这个术语，而不是检查员，因为我们想要将生产场所的思想观念从被动反应转变到主动预防。一个检查员通常坐在装配线的末尾，检查产品。在一个理想的情况中，工艺监测活动是产品检查与工艺监测之间的一个平衡 - 例如，确认正确的工艺参数正在使用，测量机器的性能，和建立与分析控制图表。工艺监测承担这些活动的一个领导角色；它们帮助机器操作员完成这些任务。培训是一个关键因素。工艺监测员与机器操作员必须理解工艺标准（例如，IPC-A-610）、工艺监测的概念和有关的工具（例如，控制图表、Pareto图表等）。工艺监测员也提高产品品质和过程监测。作为制造队伍中的关键一员，监测员鼓励一种缺陷预防的方法，而不是一种查找与修理的方法。
过分检查也是一个普遍的问题。在许多情况中，过分检查只是由于对IPC-A-610工艺标准的错位理解所造成的。例如，对于插入安装的元件，许多检查员还希望板的两面完美的焊接圆脚，通孔完全充满。可是，这不是IPC-A-610所要求的。检查质量随着检查员的注意力紧张与集中的程度而波动。例如，惧怕（管理层的压力）可能提高生产场所的注意力集中程度，一段时间内质量可能改善。可是，如果大批检查是主要的检查方法，那么缺陷产品还可能产生，并可能走出工厂。
我们应该回避的另一个术语是补焊（touch-up）。在正个行业，许多雇员认为补焊是一个正常的、可接受的装配工艺部分。这是非常不幸的，因为任何形式的返工与修理都应该看作是不希望的。返工通常看作为不希望的，但它是灌输在整个制造组织的必要信息。重要的是建立一个把缺陷与返工看作是可避免的和最不希望的制造环境。
对于多数公司，手工检查是第一道防线。检查员使用各种放大工具，更近地查看元件与焊接点。IPC-A-610基于检查元件的焊盘宽度建立了一些基本的放大指引。这些指引的主要原因是避免由于过分放大造成的过分检查。例如，如果焊盘宽度是0.25~0.50 mm，那末所希望的放大倍数是10X，如有必要也可使用20X作参考。
每个检查员都有一种喜爱的检查工具；有一种机械师使用的三个镜片折叠式袖珍放大镜是比较好的。它可以随身携带，最大放大倍数为12X，这刚好适合于密间距焊接点。或许，最常见的检查工具是显微镜，放大范围10-40X。但是显微镜连续使用时造成疲劳，通常导致过分检查，因为放大倍数通常超过IPC-A-610的指引。当然在需要仔细检查可能的缺陷时还是有用的。
对于一般检查，首选一种配备可变焦镜头（4-30X）和高清晰度彩色监视器的视频系统。这些系统容易使用，更重要的是比显微镜更不容易疲劳。高质量的视频系统价格不到$2000美元，好的显微镜价格也在这个范围。视频系统的额外好处是不止一个人可以看到物体，这在培训或者检查员需要第二种意见时是有帮助的。Edmund Scientific公司有大量的放大工具，从手持式放大镜到显微镜到视频系统。
概括起来，建立一个介于0-100%检查的平衡的监测策略是一个挑战。从这一点，关键的检查点，我们将讨论检查设备。
自动化是奇妙的；在许多情况中，比检查员更准确、快速和效率高。但可能相当昂贵，决定于其复杂化程度。自动化检查设备可能会淡化人的意识，给人一个安全的错觉。
锡膏检查。锡膏印刷是一个复杂的过程，它很容易偏离所希望的结果。需要一个清晰定义和适当执行的工艺监测策略来保持该工艺受控。至少要人工检查覆盖区域和测量厚度，但是最好使用自动化的覆盖、厚度和体积的测量。使用极差控制图（X-bar R chart）来记录结果。
锡膏检查设备有简单的3X放大镜到昂贵的自动在线机器。一级工具使用光学或激光测量厚度，而二级工具使用激光测量覆盖区域、厚度和体积。两种工具都是离线使用的。三级工具也测量覆盖区域、厚度和体积，但是在线安装的。这些系统的速度、精度和可重复性是不同的，取决于价格。越贵的工具提供更好的性能。
对于大多数装配线，特别是高混合的生产，首选中等水平性能，它是离线的、安装台面的工具，测量覆盖面积、厚度和体积。这些工具具有灵活性，成本低于$50,000美元，一般都提供所希望数量的反馈信息。很明显，自动化工具成本都贵得多（$75,000 - $200,000美元）。可是，它们检查板速度更快，更方便，因为是在线安装的。最适合于大批量、低混合的装配线。
胶的检查。胶的分配是另一容易偏离所希望结果的复杂工艺。与锡膏印刷一样，需要一个清晰定义和适当执行的工艺监测策略，以保持该工艺受控。推荐使用手工检查胶点直径。使用极差控制图（X-bar R chart）来记录结果。
在一个滴胶循环的前后，在板上滴至少两个隔离的胶点来代表每一点直径是一个好主意。这允许操作员比较帝胶循环期间的胶点品质。这些点也可以用来测量胶点直径。胶点检查工具相对不贵，基本上有便携式或台式测量显微镜。还不知道有没有专门设计用于胶点检查的自动设备。一些自动光学检查(AOI,automated optical inspection）机器可以调整用来完成这个任务，但可能是大材小用。
最初产品（first-article）的确认。公司通常对从装配线上下来的第一块板进行详细的检查，以证实机器的设定。这个方法慢、被动和不够准确。常见到一块复杂的板含有至少1000个元件，许多都没有标记（值、零件编号等）。这使检查困难。验证机器设定（元件、机器参数等）是一个积极的方法。AOI可以有效地用于第一块板的检查。一些硬件与软件供应商也提供送料器（feeder）设定确认软件。
协调机器设定的验证是一个工艺监测员的理想角色，他通过一张检查表的帮助带领机器操作员通过生产线确认过程。除了验证送料器的设定之外，工艺监测员应该使用现有工具仔细地检查最初的两块板。在回流焊接之后，工艺监测员应该进行对关键元件（密间距元件、BGA、极性电容等）快速但详细的检查。同时，生产线继续装配板。为了减少停机时间，在工艺监测员检查最初两块回流之后的板的同时，生产线应该在回流之前装满板。这可能有点危险，但是通过验证机器设定可以获得这样做的信心。
X射线检查。基于经验，X射线对于BGA装配不一定要强制使用。可是，它当然是手头应该有的一个好工具，如果你买得起的话。应该推荐对CSP装配使用它。X射线对检查焊接短路非常好，但对查找焊接开路效果差一点。低成本的X射线机器只能往下看，对焊接短路的检查是足够的。可以将检查中的物体倾斜的X射线机器对检查开路比较好。
自动光学检查（AOI）。十年前，光学检查被用作可以解决每个人的品质问题的工具。后来该技术被停止不用，因为它不能跟上装配技术的步伐。在过去五年中，它又作为一种合乎需要的技术再次出现。一个好的工艺监测策略应该包括一些重叠的工具，如在线测试（ICT）、光学检查、功能测试和外观检查。这些过程相互重叠、相互补充，都不能单独提供足够的覆盖率。
二维的（2-D)AOI机器可以检查元件丢失、对中错误、不正确零件编号和极性反向。另外，三维（3-D）的机器可以评估焊接点的品质。一些供应商开提供台式、2-D AOI机器，价格低于$50,000美元。这些机器对于最初产品的检查和小批量的样品计划是理想的。在较高性能的种类中，2-D独立或在线机器价格在$75,000-125,000美元，而3-D机器价格$150,000-250,000美元。AOI技术有相当的前途，但是处理速度和编程时间还是一个局限因素。
数据收集是一回事，但是使用这些数据来提高性能和减少缺陷才是最终目的。不幸的是，许多公司收集一大堆数据而没有有效地利用它。审查和分析数据可能是费力的，经常看到这个工作只由工程设计人员进行，不包括生产活动。没有准确的反馈，生产盲目地进行。每周的品质会议对于工程设计与生产部门沟通关键信息和推动必要的改进可能是一个有效的方法。这些会议要求一个领导者，必须组织良好，尤其时间要短（30分钟或更少）。在这些会议上提出的数据必须用户友好和有意义（例如，Pareto图表）。当确认一个问题后，必须马上指派一个调查研究人员。为了保证一个圆满结束，会议领导必须做准确的记录。结束意味着根源与改正行动。

7封装编辑
微型SMD晶圆级CSP封装：
微型SMD是标准的薄型产品。在SMD芯片的一面带有焊接凸起（solder bump）。微型SMD生产工艺步骤包括标准晶圆制造、晶圆再钝化、I/O焊盘上共熔焊接凸起的沉积、背磨（仅用于薄型产品）、保护性封装涂敷、用晶圆选择平台进行测试、激光标记，以及包装成带和卷形式，最后采用标准的表面贴装技术(SMT）装配在PCB上。
微型SMD是一种晶圆级芯片尺寸封装(WLCSP），它有如下特点：
⒈ 封装尺寸与裸片尺寸大小一致；
⒉ 最小的I/O管脚；
⒊ 无需底部填充材料；
⒋ 连线间距为0.5mm；
⒌ 在芯片与PCB间无需转接板（interposer）。
注意事项
表面贴装注意事项：
a. 微型SMD表面贴装操作包括：
⒈ 在PCB上印刷焊剂；
⒉ 采用标准拾放工具进行元件放置；
⒊ 焊接凸起的回流焊及清洁（视焊剂类型而定）。
b. 微型SMD的表面贴装优点包括：
⒈ 采用标准带和卷封装形式付运，方便操作（符合EIA-481-1规范）；
⒉ 可使用标准的SMT拾放工具；
⒊ 标准的回流焊工艺。
封装尺寸
SMD贴片元件的封装尺寸：
公制：3216——2012——1608——1005——0603——0402
英制：1206——0805——0603——0402——0201——01005
注意：
0603有公制，英制的区分
公制0603的英制是英制0201
英制0603的公制是公制1608
还要注意1005与01005的区分
1005也有公制，英制的区分
英制1005的公制是公制2512
公制1005的英制是英制0402
像在ProtelDXP(Protel2004）及以后版本中已经有SMD贴片元件的封装库了，如
CC1005-0402：用于贴片电容，公制为1005，英制为0402的封装
CC1310-0504：用于贴片电容，公制为1310，英制为0504的封装
CC1608-0603：用于贴片电容，公制为1608，英制为0603的封装
CR1608-0603：用于贴片电阻，公制为1608，英制为0603的封装，与CC16-8-0603尺寸是一样的，只是方便识别。
PCB布局
表面贴装封装有非焊接屏蔽界定（NSMD）和焊点屏蔽界定（SMD）两种。与SMD方式相比，NSMD方式可严格控制铜蚀刻工艺并减少PCB上的应力集中点，因此应首选这种方式。
为了达到更高的离地高度，建议使用厚度低于30微米的覆铜层。30微米或以上厚度的覆铜层会降低有效离地高度，从而影响焊接的可靠性。此外，NSMD焊盘与接地焊盘之间的连线宽度不应超过焊盘直径的三分之二。建议使用表1列出的焊盘尺寸：
采用焊盘内过孔结构（微型过孔）的PCB布局应遵守NSMD焊盘界定，以保证铜焊盘上有足够的润焊区从而增强焊接效果。
考虑到内部结构性能，可使用有机可焊性保护（OSP）涂层电路板处理方法，可以采用铜OSP和镍-金镀层：
⒈ 如果采用镀镍-金法（电镀镍，沉积金），厚度不应超过0.5微米，以免焊接头脆变；
⒉ 由于焊剂具有表面张力，为了防止部件转动，印制线应在X和Y方向上对称；
⒊ 建议不使用热空气焊剂涂匀（HASL）电路板处理方法。
印刷工艺
丝网印刷工艺：
⒈ 模版在经过电镀抛光后接着进行激光切割。
⒉ 当焊接凸起不足10个而且焊接凸起尺寸较小时，应尽量将孔隙偏移远离焊盘，以尽量减少桥接问题。当焊接凸起数超过10或者焊接凸起较大时则无需偏移。
⒊ 采用3类（粒子尺寸为25-45微米）或精密焊剂印刷。
元件放置
微型SMD的放置可使用标准拾放工具，并可采用下列方法进行识别或定位：
⒈ 可定位封装的视觉系统。
⒉ 可定位单个焊接凸起的视觉系统，这种系统的速度较慢而且费用很高。
微型SMD放置的其它特征包括：
⒈ 为了提高放置精度，最好采用IC放置/精密间距的放置机器，而不是射片机（chip-shooter）。
⒉ 由于微型SMD焊接凸起具有自我对中（selfcentering）特性，当放置偏移时会自行校正。
⒊ 尽管微型SMD可承受高达1kg的放置力长达0.5秒，但放置时应不加力或力量尽量小。建议将焊接凸起置于PCB上的焊剂中，并深入焊剂高度的20%以上。
焊接清洁
回流焊和清洁：
⒈ 微型SMD可使用业界标准的回流焊工艺。
⒉ 建议在回流焊中使用氮气进行清洁。
⒊ 按J-STD-020标准，微型SMD可承受多达三次回流焊操作（最高温度为235℃），符合。
⒋ 微型SMD可承受最高260℃、时间长达30秒的回流焊温度，。
焊接返工
产生微型SMD返工的关键因素有如下几点：
⒈ 返工过程与多数BGA和CSP封装的返工过程相同。
⒉ 返工回流焊的各项参数应与装配时回流焊的原始参数完全一致。
⒊ 返工系统应包括具有成型能力的局部对流加热器、底部预加热器，以及带图像重叠功能的元件拾放机。
质量检测
以下是微型SMD安装在FR-4 PCB上时的焊接点可靠性检查，以及机械测试结果。测试包括使用菊花链元件。产品可靠性数据在产品的每项质检报告中分别列出。
焊接质检
焊接可靠性质检：
⒈ 温度循环：应遵循IPC-SM-785 《表面贴装焊接件的加速可靠性测试指南》进行测试。
⒉封装剪切：作为生产工艺的一部分，应在封装时收集焊接凸起的剪切数据，以确保焊球（solder ball）与封装紧密结合。对于直径为0.17mm的焊接凸起，所记录的每焊接凸起平均封装剪切力约为100gm。对于直径为0.3mm的焊接凸起，每个焊接凸起的封装剪切力大于200gm。所用的材料和表面贴装方法不同，所测得的封装剪切数值也会不同。
⒊ 拉伸测试：将一个螺钉固定在元件背面，将装配好的8焊接凸起微型SMD部件垂直上拉，直到将元件拉离电路板为止。对于直径为0.17mm的焊接凸起来说，所记录的平均拉升力为每焊接凸起80gm。
⒋ 下落测试：下落测试的对象是安装在1.5mm厚PCB上具有8个焊接凸起的微型SMD封装，焊接凸起直径为0.17mm。在第一边下落7次，第二边下落7次，拐角下落8次，水平下落8次，总共30次。如果测试结果菊花链回路中的阻抗增加10%以上，则视为不能通过测试。
⒌ 三点折弯测试：用宽度为100mm的测试板进行三点弯曲测试，以9.45 mm/min的力对中点进行扭转。测试结果表明，即使将扭转力增加到25mm也无焊接凸起出现损坏。
热特性
按照IA/JESD51-3规定，采用低效热传导测试板来评估微型SMD封装的热特性。SMD产品的性能视产品裸片尺寸和应用（PCB布局及设计）而定。

8防潮编辑
SMD件防潮管理规定：
目的
为确保所有潮湿敏感器件在储存及使用中受到有效的控制，避免以下两点：
① 零件因潮湿而影响焊接质量。
② 潮湿的零件在瞬时高温加热时造成塑体与引脚处发生裂缝，轻微裂缝引起壳体渗漏使芯片受潮慢慢失败，影响产品寿命，严重裂缝的直接破坏元件。
适用范围
适用于所有潮湿敏感件的储存及使用。
内容
⒊1 检验及储存
⒊1.1 所有塑料封装的SMD件在出厂时已被密封了防潮湿的包装，任何人都不能随意打开，仓管员收料及IQC检验时从包装确认SMD件的型号及数量。必须打开包装时，应尽量减少开封的数量，检查后及时把SMD件放回原包装，再用真空机抽真空后密封口。
⒊1.2 凡是开封过的SMD件，尽量优先安排上线。
⒊1.3 潮湿敏感件储存环境要求，室温低于30℃，相对湿度小于75%。
⒊2 生产使用
⒊2.1 根据生产进度控制包装开封的数量，PCB、QFP、BGA尽量控制于12小时用完，SOIC、SOJ、PLCC控制于48小时内完成。
⒊2.2 对于开封未用完的SMD件，重新装回袋内，放入干燥剂，用抽真空机抽真空后密封口。
⒊2.3 使用SMD件时，先检查湿度指示卡的湿度值，湿度值达30%或以上的要进行烘烤，公司使用SMD件配备湿度显示卡一般为六圈式的，湿度分别为10%、20%、30%、40%、50%、60%。读法：如20%的圈变成粉红色，40%的圈仍显示为蓝色，则蓝色与粉红色之间淡紫色旁的30%，即为湿度值。
⒊3 驱湿烘干
⒊3.1 开封时发现指示卡的湿度为30%以上要进行高温烘干。烘箱温度：125℃±5℃烘干时间5~48小时，具体的略有温度与时间因不同厂商差异，参照厂商的烘干说明。
⒊3.2 QFP的包装塑料盘有不耐高温和耐高温两种，耐高温的有Tmax=135、150或180℃几种可直接放进烘烤，不耐高温的料盘，不能直接放入烘箱烘烤。

9要求编辑
在柔性印制电路板FPC上贴装SMD的工艺要求：
在电子产品小型化发展之际，相当一部分消费类产品的表面贴装，由于组装空间的关系，其SMD都是贴装在FPC上来完成整机的组装的.FPC上SMD的表面贴装已成为SMT技术发展趋势之一.对于表面贴装的工艺要求和注意点有以下几点.
常规SMD贴装
特点：贴装精度要求不高，元件数量少，元件品种以电阻电容为主，或有个别的异型元件.
关键过程：1.锡膏印刷：FPC靠外型定位于印刷专用托板上，一般采用小型半自动印刷机印刷，也可以采用手动印刷，但是手动印刷质量比半自动印刷的要差.
⒉贴装：一般可采用手工贴装，位置精度高一些的个别元件也可采用手动贴片机贴装.
⒊焊接：一般都采用再流焊工艺，特殊情况也可用点焊.

B. 什么叫集成电路、集成模块

一、概述
集成电路（integrated circuit，港台称之为积体电路）是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管、二极管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构；其中所有元件在结构上已组成一个整体，这样，整个电路的体积大大缩小，且引出线和焊接点的数目也大为减少，从而使电子元件向着微小型化、低功耗和高可靠性方面迈进了一大步。
集成电路具有体积小，重量轻，引出线和焊接点少，寿命长，可靠性高，性能好等优点，同时成本低，便于大规模生产。它不仅在工、民用电子设备如收录机、电视机、计算机等方面得到广泛的应用，同时在军事、通讯、遥控等方面也得到广泛的应用。用集成电路来装配电子设备，其装配密度比晶体管可提高几十倍至几千倍，设备的稳定工作时间也可大大提高。
它在电路中用字母“IC”（也有用文字符号“N”等）表示。
[编辑本段]二、集成电路的分类

（一）按功能结构分类
集成电路按其功能、结构的不同，可以分为模拟集成电路、数字集成电路和数/模混合集成电路三大类。
模拟集成电路又称线性电路,用来产生、放大和处理各种模拟信号（指幅度随时间边疆变化的信号。例如半导体收音机的音频信号、录放机的磁带信号等），其输入信号和输出信号成比例关系。而数字集成电路用来产生、放大和处理各种数字信号（指在时间上和幅度上离散取值的信号。例如VCD、DVD重放的音频信号和视频信号）。
（二）按制作工艺分类
集成电路按制作工艺可分为半导体集成电路和薄膜集成电路。
膜集成电路又分类厚膜集成电路和薄膜集成电路。
（三）按集成度高低分类
集成电路按集成度高低的不同可分为小规模集成电路、中规模集成电路、大规模集成电路、超大规模集成电路、特大规模集成电路和巨大规模集成电路。
（四）按导电类型不同分类
集成电路按导电类型可分为双极型集成电路和单极型集成电路,他们都是数字集成电路.
双极型集成电路的制作工艺复杂，功耗较大，代表集成电路有TTL、ECL、HTL、LST-TL、STTL等类型。单极型集成电路的制作工艺简单，功耗也较低，易于制成大规模集成电路，代表集成电路有CMOS、NMOS、PMOS等类型。
（五）按用途分类
集成电路按用途可分为电视机用集成电路、音响用集成电路、影碟机用集成电路、录像机用集成电路、电脑（微机）用集成电路、电子琴用集成电路、通信用集成电路、照相机用集成电路、遥控集成电路、语言集成电路、报警器用集成电路及各种专用集成电路。
1.电视机用集成电路包括行、场扫描集成电路、中放集成电路、伴音集成电路、彩色解码集成电路、AV/TV转换集成电路、开关电源集成电路、遥控集成电路、丽音解码集成电路、画中画处理集成电路、微处理器（CPU）集成电路、存储器集成电路等。
2.音响用集成电路包括AM/FM高中频电路、立体声解码电路、音频前置放大电路、音频运算放大集成电路、音频功率放大集成电路、环绕声处理集成电路、电平驱动集成电路，电子音量控制集成电路、延时混响集成电路、电子开关集成电路等。
3.影碟机用集成电路有系统控制集成电路、视频编码集成电路、MPEG解码集成电路、音频信号处理集成电路、音响效果集成电路、RF信号处理集成电路、数字信号处理集成电路、伺服集成电路、电动机驱动集成电路等。
4.录像机用集成电路有系统控制集成电路、伺服集成电路、驱动集成电路、音频处理集成电路、视频处理集成电路。
（六）按应用领域分
集成电路按应用领域可分为标准通用集成电路和专用集成电路。
(七)按外形分
集成电路按外形可分为圆形(金属外壳晶体管封装型,一般适合用于大功率)、扁平型(稳定性好,体积小)和双列直插型.
[编辑本段]三、集成电路发展简史
1.世界集成电路的发展历史
1947年：贝尔实验室肖克莱等人发明了晶体管，这是微电子技术发展中第一个里程碑；
1950年：结型晶体管诞生；
1950年： R Ohl和肖特莱发明了离子注入工艺；
1951年：场效应晶体管发明；
1956年：C S Fuller发明了扩散工艺；
1958年：仙童公司Robert Noyce与德仪公司基尔比间隔数月分别发明了集成电路，开创了世界微电子学的历史；
1960年：H H Loor和E Castellani发明了光刻工艺；
1962年：美国RCA公司研制出MOS场效应晶体管；
1963年：F.M.Wanlass和C.T.Sah首次提出CMOS技术，今天，95%以上的集成电路芯片都是基于CMOS工艺；
1964年：Intel摩尔提出摩尔定律，预测晶体管集成度将会每18个月增加1倍；
1966年：美国RCA公司研制出CMOS集成电路，并研制出第一块门阵列（50门）；
1967年：应用材料公司（Applied Materials）成立，现已成为全球最大的半导体设备制造公司；
1971年：Intel推出1kb动态随机存储器（DRAM），标志着大规模集成电路出现；
1971年：全球第一个微处理器4004由Intel公司推出，采用的是MOS工艺，这是一个里程碑式的发明；
1974年：RCA公司推出第一个CMOS微处理器1802；
1976年：16kb DRAM和4kb SRAM问世；
1978年：64kb动态随机存储器诞生，不足0.5平方厘米的硅片上集成了14万个晶体管，标志着超大规模集成电路（VLSI）时代的来临；
1979年：Intel推出5MHz 8088微处理器，之后，IBM基于8088推出全球第一台PC；
1981年：256kb DRAM和64kb CMOS SRAM问世；
1984年：日本宣布推出1Mb DRAM和256kb SRAM；
1985年：80386微处理器问世，20MHz；
1988年：16M DRAM问世，1平方厘米大小的硅片上集成有3500万个晶体管，标志着进入超大规模集成电路（ULSI）阶段；
1989年：1Mb DRAM进入市场；
1989年：486微处理器推出，25MHz，1μm工艺，后来50MHz芯片采用 0.8μm工艺；
1992年：64M位随机存储器问世；
1993年：66MHz奔腾处理器推出,采用0.6μm工艺；
1995年:Pentium Pro, 133MHz，采用0.6-0.35μm工艺；
1997年：300MHz奔腾Ⅱ问世,采用0.25μm工艺；
1999年：奔腾Ⅲ问世，450MHz，采用0.25μm工艺，后采用0.18μm工艺；
2000年: 1Gb RAM投放市场；
2000年：奔腾4问世，1.5GHz，采用0.18μm工艺；
2001年：Intel宣布2001年下半年采用0.13μm工艺。
2.我国集成电路的发展历史
我国集成电路产业诞生于六十年代，共经历了三个发展阶段：
1965年-1978年：以计算机和军工配套为目标，以开发逻辑电路为主要产 品，初步建立集成电路工业基础及相关设备、仪器、材料的配套条件；
1978年-1990年：主要引进美国二手设备，改善集成电路装备水平，在“治散治乱”的同时，以消费类整机作为配套重点，较好地解决了彩电集成电路的国产化；
1990年-2000年：以908工程、909工程为重点，以CAD为突破口，抓好科技攻关和北方科研开发基地的建设，为信息产业服务，集成电路行业取得了新的发展。
[编辑本段]四、集成电路的封装种类
1、BGA(ball grid array)
球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用 以 代替引脚，在印刷基板的正面装配LSI 芯片，然后用模压树脂或灌封方法进行密封。也 称为凸 点陈列载体(PAC)。引脚可超过200，是多引脚LSI 用的一种封装。 封装本体也可做得比QFP(四侧引脚扁平封装)小。例如，引脚中心距为1.5mm 的360 引脚 BGA 仅为31mm 见方；而引脚中心距为0.5mm 的304 引脚QFP 为40mm 见方。而且BGA 不 用担心QFP 那样的引脚变形问题。 该封装是美国Motorola 公司开发的，首先在便携式电话等设备中被采用，今后在美国有 可 能在个人计算机中普及。最初，BGA 的引脚(凸点)中心距为1.5mm，引脚数为225。现在 也有 一些LSI 厂家正在开发500 引脚的BGA。 BGA 的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为 ， 由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。 美国Motorola 公司把用模压树脂密封的封装称为OMPAC，而把灌封方法密封的封装称为 GPAC(见OMPAC 和GPAC)。
2、BQFP(quad flat package with bumper)
带缓冲垫的四侧引脚扁平封装。QFP 封装之一，在封装本体的四个角设置突起(缓冲垫) 以 防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC 等电路中 采用 此封装。引脚中心距0.635mm，引脚数从84 到196 左右(见QFP)。
4、C－(ceramic)
表示陶瓷封装的记号。例如，CDIP 表示的是陶瓷DIP。是在实际中经常使用的记号。
5、Cerdip
用玻璃密封的陶瓷双列直插式封装，用于ECL RAM，DSP(数字信号处理器)等电路。带有 玻璃窗口的Cerdip 用于紫外线擦除型EPROM 以及内部带有EPROM 的微机电路等。引脚中 心 距2.54mm，引脚数从8 到42。在日本，此封装表示为DIP－G(G 即玻璃密封的意思)。
6、Cerquad
表面贴装型封装之一，即用下密封的陶瓷QFP，用于封装DSP 等的逻辑LSI 电路。带有窗 口的Cerquad 用于封装EPROM 电路。散热性比塑料QFP 好，在自然空冷条件下可容许1. 5～ 2W 的功率。但封装成本比塑料QFP 高3～5 倍。引脚中心距有1.27mm、0.8mm、0.65mm、 0.5mm、 0.4mm 等多种规格。引脚数从32 到368。
带引脚的陶瓷芯片载体，表面贴装型封装之一，引脚从封装的四个侧面引出，呈丁字形 。 带有窗口的用于封装紫外线擦除型EPROM 以及带有EPROM 的微机电路等。此封装也称为 QFJ、QFJ－G(见QFJ)。
8、COB(chip on board)
板上芯片封装，是裸芯片贴装技术之一，半导体芯片交接贴装在印刷线路板上，芯片与 基 板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用 树脂覆 盖以确保可靠性。虽然COB 是最简单的裸芯片贴装技术，但它的封装密度远不如TAB 和 倒片 焊技术。
9、DFP(al flat package)
双侧引脚扁平封装。是SOP 的别称(见SOP)。以前曾有此称法，现在已基本上不用。
10、DIC(al in-line ceramic package)
陶瓷DIP(含玻璃密封)的别称(见DIP).
11、DIL(al in-line)
DIP 的别称(见DIP)。欧洲半导体厂家多用此名称。
12、DIP(al in-line package)
双列直插式封装。插装型封装之一，引脚从封装两侧引出，封装材料有塑料和陶瓷两种 。 DIP 是最普及的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。 引脚中心距2.54mm，引脚数从6 到64。封装宽度通常为15.2mm。有的把宽度为7.52mm 和10.16mm 的封装分别称为skinny DIP 和slim DIP(窄体型DIP)。但多数情况下并不加 区分， 只简单地统称为DIP。另外，用低熔点玻璃密封的陶瓷DIP 也称为cerdip(见cerdip)。
13、DSO(al small out-lint)
双侧引脚小外形封装。SOP 的别称(见SOP)。部分半导体厂家采用此名称。
14、DICP(al tape carrier package)
双侧引脚带载封装。TCP(带载封装)之一。引脚制作在绝缘带上并从封装两侧引出。由于 利 用的是TAB(自动带载焊接)技术，封装外形非常薄。常用于液晶显示驱动LSI，但多数为 定制品。 另外，0.5mm 厚的存储器LSI 簿形封装正处于开发阶段。在日本，按照EIAJ(日本电子机 械工 业)会标准规定，将DICP 命名为DTP。
15、DIP(al tape carrier package)
同上。日本电子机械工业会标准对DTCP 的命名(见DTCP)。
16、FP(flat package)
扁平封装。表面贴装型封装之一。QFP 或SOP(见QFP 和SOP)的别称。部分半导体厂家采 用此名称。
17、flip-chip
倒焊芯片。裸芯片封装技术之一，在LSI 芯片的电极区制作好金属凸点，然后把金属凸 点 与印刷基板上的电极区进行压焊连接。封装的占有面积基本上与芯片尺寸相同。是所有 封装技 术中体积最小、最薄的一种。 但如果基板的热膨胀系数与LSI 芯片不同，就会在接合处产生反应，从而影响连接的可 靠 性。因此必须用树脂来加固LSI 芯片，并使用热膨胀系数基本相同的基板材料。
18、FQFP(fine pitch quad flat package)
小引脚中心距QFP。通常指引脚中心距小于0.65mm 的QFP(见QFP)。部分导导体厂家采 用此名称。
19、CPAC(globe top pad array carrier)
美国Motorola 公司对BGA 的别称(见BGA)。
20、CQFP(quad fiat package with guard ring)
带保护环的四侧引脚扁平封装。塑料QFP 之一，引脚用树脂保护环掩蔽，以防止弯曲变 形。 在把LSI 组装在印刷基板上之前，从保护环处切断引脚并使其成为海鸥翼状(L 形状)。 这种封装 在美国Motorola 公司已批量生产。引脚中心距0.5mm，引脚数最多为208 左右。
21、H-(with heat sink)
表示带散热器的标记。例如，HSOP 表示带散热器的SOP。
22、pin grid array(surface mount type)
表面贴装型PGA。通常PGA 为插装型封装，引脚长约3.4mm。表面贴装型PGA 在封装的 底面有陈列状的引脚，其长度从1.5mm 到2.0mm。贴装采用与印刷基板碰焊的方法，因而 也称 为碰焊PGA。因为引脚中心距只有1.27mm，比插装型PGA 小一半，所以封装本体可制作得 不 怎么大，而引脚数比插装型多(250～528)，是大规模逻辑LSI 用的封装。封装的基材有 多层陶 瓷基板和玻璃环氧树脂印刷基数。以多层陶瓷基材制作封装已经实用化。
23、JLCC(J-leaded chip carrier)
J 形引脚芯片载体。指带窗口CLCC 和带窗口的陶瓷QFJ 的别称(见CLCC 和QFJ)。部分半 导体厂家采用的名称。
24、LCC(Leadless chip carrier)
无引脚芯片载体。指陶瓷基板的四个侧面只有电极接触而无引脚的表面贴装型封装。是 高 速和高频IC 用封装，也称为陶瓷QFN 或QFN－C(见QFN)。
25、LGA(land grid array)
触点陈列封装。即在底面制作有阵列状态坦电极触点的封装。装配时插入插座即可。现 已 实用的有227 触点(1.27mm 中心距)和447 触点(2.54mm 中心距)的陶瓷LGA，应用于高速 逻辑 LSI 电路。 LGA 与QFP 相比，能够以比较小的封装容纳更多的输入输出引脚。另外，由于引线的阻 抗 小，对于高速LSI 是很适用的。但由于插座制作复杂，成本高，现在基本上不怎么使用 。预计 今后对其需求会有所增加。
26、LOC(lead on chip)
芯片上引线封装。LSI 封装技术之一，引线框架的前端处于芯片上方的一种结构，芯片 的 中心附近制作有凸焊点，用引线缝合进行电气连接。与原来把引线框架布置在芯片侧面 附近的 结构相比，在相同大小的封装中容纳的芯片达1mm 左右宽度。
27、LQFP(low profile quad flat package)
薄型QFP。指封装本体厚度为1.4mm 的QFP，是日本电子机械工业会根据制定的新QFP 外形规格所用的名称。
28、L－QUAD
陶瓷QFP 之一。封装基板用氮化铝，基导热率比氧化铝高7～8 倍，具有较好的散热性。 封装的框架用氧化铝，芯片用灌封法密封，从而抑制了成本。是为逻辑LSI 开发的一种 封装， 在自然空冷条件下可容许W3的功率。现已开发出了208 引脚(0.5mm 中心距)和160 引脚 (0.65mm 中心距)的LSI 逻辑用封装，并于1993 年10 月开始投入批量生产。
29、MCM(multi-chip mole)
多芯片组件。将多块半导体裸芯片组装在一块布线基板上的一种封装。根据基板材料可 分 为MCM－L，MCM－C 和MCM－D 三大类。 MCM－L 是使用通常的玻璃环氧树脂多层印刷基板的组件。布线密度不怎么高，成本较低 。 MCM－C 是用厚膜技术形成多层布线，以陶瓷(氧化铝或玻璃陶瓷)作为基板的组件，与使 用多层陶瓷基板的厚膜混合IC 类似。两者无明显差别。布线密度高于MCM－L。
MCM－D 是用薄膜技术形成多层布线，以陶瓷(氧化铝或氮化铝)或Si、Al 作为基板的组 件。 布线密谋在三种组件中是最高的，但成本也高。
30、MFP(mini flat package)
小形扁平封装。塑料SOP 或SSOP 的别称(见SOP 和SSOP)。部分半导体厂家采用的名称。
31、MQFP(metric quad flat package)
按照JEDEC(美国联合电子设备委员会)标准对QFP 进行的一种分类。指引脚中心距为 0.65mm、本体厚度为3.8mm～2.0mm 的标准QFP(见QFP)。
32、MQUAD(metal quad)
美国Olin 公司开发的一种QFP 封装。基板与封盖均采用铝材，用粘合剂密封。在自然空 冷 条件下可容许2.5W～2.8W 的功率。日本新光电气工业公司于1993 年获得特许开始生产 。
33、MSP(mini square package)
QFI 的别称(见QFI)，在开发初期多称为MSP。QFI 是日本电子机械工业会规定的名称。
34、OPMAC(over molded pad array carrier)
模压树脂密封凸点陈列载体。美国Motorola 公司对模压树脂密封BGA 采用的名称(见 BGA)。
35、P－(plastic)
表示塑料封装的记号。如PDIP 表示塑料DIP。
36、PAC(pad array carrier)
凸点陈列载体，BGA 的别称(见BGA)。
37、PCLP(printed circuit board leadless package)
印刷电路板无引线封装。日本富士通公司对塑料QFN(塑料LCC)采用的名称(见QFN)。引
脚中心距有0.55mm 和0.4mm 两种规格。目前正处于开发阶段。
38、PFPF(plastic flat package)
塑料扁平封装。塑料QFP 的别称(见QFP)。部分LSI 厂家采用的名称。
39、PGA(pin grid array)
陈列引脚封装。插装型封装之一，其底面的垂直引脚呈陈列状排列。封装基材基本上都 采 用多层陶瓷基板。在未专门表示出材料名称的情况下，多数为陶瓷PGA，用于高速大规模 逻辑 LSI 电路。成本较高。引脚中心距通常为2.54mm，引脚数从64 到447 左右。 了为降低成本，封装基材可用玻璃环氧树脂印刷基板代替。也有64～256 引脚的塑料PG A。 另外，还有一种引脚中心距为1.27mm 的短引脚表面贴装型PGA(碰焊PGA)。(见表面贴装 型PGA)。
40、piggy back
驮载封装。指配有插座的陶瓷封装，形关与DIP、QFP、QFN 相似。在开发带有微机的设 备时用于评价程序确认操作。例如，将EPROM 插入插座进行调试。这种封装基本上都是 定制 品，市场上不怎么流通。
41、PLCC(plastic leaded chip carrier)
带引线的塑料芯片载体。表面贴装型封装之一。引脚从封装的四个侧面引出，呈丁字形 ， 是塑料制品。美国德克萨斯仪器公司首先在64k 位DRAM 和256kDRAM 中采用，现在已经 普 及用于逻辑LSI、DLD(或程逻辑器件)等电路。引脚中心距1.27mm，引脚数从18 到84。 J 形引脚不易变形，比QFP 容易操作，但焊接后的外观检查较为困难。 PLCC 与LCC(也称QFN)相似。以前，两者的区别仅在于前者用塑料，后者用陶瓷。但现 在已经出现用陶瓷制作的J 形引脚封装和用塑料制作的无引脚封装(标记为塑料LCC、PC LP、P －LCC 等)，已经无法分辨。为此，日本电子机械工业会于1988 年决定，把从四侧引出 J 形引 脚的封装称为QFJ，把在四侧带有电极凸点的封装称为QFN(见QFJ 和QFN)。
42、P－LCC(plastic teadless chip carrier)(plastic leaded chip currier)
有时候是塑料QFJ 的别称，有时候是QFN(塑料LCC)的别称(见QFJ 和QFN)。部分
LSI 厂家用PLCC 表示带引线封装，用P－LCC 表示无引线封装，以示区别。
43、QFH(quad flat high package)
四侧引脚厚体扁平封装。塑料QFP 的一种，为了防止封装本体断裂，QFP 本体制作得 较厚(见QFP)。部分半导体厂家采用的名称。
44、QFI(quad flat I-leaded packgac)
四侧I 形引脚扁平封装。表面贴装型封装之一。引脚从封装四个侧面引出，向下呈I 字 。 也称为MSP(见MSP)。贴装与印刷基板进行碰焊连接。由于引脚无突出部分，贴装占有面 积小 于QFP。 日立制作所为视频模拟IC 开发并使用了这种封装。此外，日本的Motorola 公司的PLL IC 也采用了此种封装。引脚中心距1.27mm，引脚数从18 于68。
45、QFJ(quad flat J-leaded package)
四侧J 形引脚扁平封装。表面贴装封装之一。引脚从封装四个侧面引出，向下呈J 字形 。 是日本电子机械工业会规定的名称。引脚中心距1.27mm。
材料有塑料和陶瓷两种。塑料QFJ 多数情况称为PLCC(见PLCC)，用于微机、门陈列、 DRAM、ASSP、OTP 等电路。引脚数从18 至84。
陶瓷QFJ 也称为CLCC、JLCC(见CLCC)。带窗口的封装用于紫外线擦除型EPROM 以及 带有EPROM 的微机芯片电路。引脚数从32 至84。
46、QFN(quad flat non-leaded package)
四侧无引脚扁平封装。表面贴装型封装之一。现在多称为LCC。QFN 是日本电子机械工业 会规定的名称。封装四侧配置有电极触点，由于无引脚，贴装占有面积比QFP 小，高度 比QFP 低。但是，当印刷基板与封装之间产生应力时，在电极接触处就不能得到缓解。因此电 极触点 难于作到QFP 的引脚那样多，一般从14 到100 左右。 材料有陶瓷和塑料两种。当有LCC 标记时基本上都是陶瓷QFN。电极触点中心距1.27mm。
塑料QFN 是以玻璃环氧树脂印刷基板基材的一种低成本封装。电极触点中心距除1.27mm 外， 还有0.65mm 和0.5mm 两种。这种封装也称为塑料LCC、PCLC、P－LCC 等。
47、QFP(quad flat package)
四侧引脚扁平封装。表面贴装型封装之一，引脚从四个侧面引出呈海鸥翼(L)型。基材有 陶 瓷、金属和塑料三种。从数量上看，塑料封装占绝大部分。当没有特别表示出材料时， 多数情 况为塑料QFP。塑料QFP 是最普及的多引脚LSI 封装。不仅用于微处理器，门陈列等数字 逻辑LSI 电路，而且也用于VTR 信号处理、音响信号处理等模拟LSI 电路。引脚中心距 有1.0mm、0.8mm、 0.65mm、0.5mm、0.4mm、0.3mm 等多种规格。0.65mm 中心距规格中最多引脚数为304。
日本将引脚中心距小于0.65mm 的QFP 称为QFP(FP)。但现在日本电子机械工业会对QFP 的外形规格进行了重新评价。在引脚中心距上不加区别，而是根据封装本体厚度分为 QFP(2.0mm～3.6mm 厚)、LQFP(1.4mm 厚)和TQFP(1.0mm 厚)三种。
另外，有的LSI 厂家把引脚中心距为0.5mm 的QFP 专门称为收缩型QFP 或SQFP、VQFP。 但有的厂家把引脚中心距为0.65mm 及0.4mm 的QFP 也称为SQFP，至使名称稍有一些混乱 。 QFP 的缺点是，当引脚中心距小于0.65mm 时，引脚容易弯曲。为了防止引脚变形，现已 出现了几种改进的QFP 品种。如封装的四个角带有树指缓冲垫的BQFP(见BQFP)；带树脂 保护 环覆盖引脚前端的GQFP(见GQFP)；在封装本体里设置测试凸点、放在防止引脚变形的专 用夹 具里就可进行测试的TPQFP(见TPQFP)。 在逻辑LSI 方面，不少开发品和高可靠品都封装在多层陶瓷QFP 里。引脚中心距最小为 0.4mm、引脚数最多为348 的产品也已问世。此外，也有用玻璃密封的陶瓷QFP(见Gerqa d)。
48、QFP(FP)(QFP fine pitch)
小中心距QFP。日本电子机械工业会标准所规定的名称。指引脚中心距为0.55mm、0.4mm 、 0.3mm 等小于0.65mm 的QFP(见QFP)。
49、QIC(quad in-line ceramic package)
陶瓷QFP 的别称。部分半导体厂家采用的名称(见QFP、Cerquad)。
50、QIP(quad in-line plastic package)
塑料QFP 的别称。部分半导体厂家采用的名称(见QFP)。
51、QTCP(quad tape carrier package)
四侧引脚带载封装。TCP 封装之一，在绝缘带上形成引脚并从封装四个侧面引出。是利 用 TAB 技术的薄型封装(见TAB、TCP)。
52、QTP(quad tape carrier package)
四侧引脚带载封装。日本电子机械工业会于1993 年4 月对QTCP 所制定的外形规格所用 的 名称(见TCP)。
53、QUIL(quad in-line)
QUIP 的别称(见QUIP)。
54、QUIP(quad in-line package)
四列引脚直插式封装。引脚从封装两个侧面引出，每隔一根交错向下弯曲成四列。引脚 中 心距1.27mm，当插入印刷基板时，插入中心距就变成2.5mm。因此可用于标准印刷线路板 。是 比标准DIP 更小的一种封装。日本电气公司在台式计算机和家电产品等的微机芯片中采 用了些 种封装。材料有陶瓷和塑料两种。引脚数64。
55、SDIP (shrink al in-line package)
收缩型DIP。插装型封装之一，形状与DIP 相同，但引脚中心距(1.778mm)小于DIP(2.54 mm)，
因而得此称呼。引脚数从14 到90。也有称为SH－DIP 的。材料有陶瓷和塑

C. 芯片生产线的6英寸，8英寸。12英寸。40英寸。是什么意思

是指圆晶直径尺寸。

晶圆是最常用的半导体材料，按其直径分为4英寸、5英寸、6英寸、8英寸等规格，近来发展出12英寸甚至研发更大规格（14英寸、15英寸、16英寸、……20英寸以上等）。晶圆越大，同一圆片上可生产的IC就越多，可降低成本；

但对材料技术和生产技术的要求更高。一般认为硅晶圆的直径越大，代表着这座晶圆厂有更好的技术.在生产晶圆的过程当中，良品率是很重要的条件。

(3)集成电路规格扩展阅读：

数字集成电路可以包含任何东西，在几平方毫米上有从几千到百万的逻辑门、触发器、多任务器和其他电路。这些电路的小尺寸使得与板级集成相比，有更高速度，更低功耗（参见低功耗设计）并降低了制造成本。这些数字IC，以微处理器、数字信号处理器和微控制器为代表，工作中使用二进制，处理1和0信号。

模拟集成电路有，例如传感器、电源控制电路和运放，处理模拟信号。完成放大、滤波、解调、混频的功能等。通过使用专家所设计、具有良好特性的模拟集成电路，减轻了电路设计师的重担，不需凡事再由基础的一个个晶体管处设计起。

集成电路可以把模拟和数字电路集成在一个单芯片上，以做出如模拟数字转换器和数字模拟转换器等器件。这种电路提供更小的尺寸和更低的成本，但是对于信号冲突必须小心。

D. 简述集成电路的设计要求

集成电路设计的流程一般先要进行软硬件划分，将设计基本分为两部分：
芯片硬件设计和软件协同设计。
 芯片硬件设计包括：
 1.功能设计阶段。
 设计人员产品的应用场合，设定一些诸如功能、操作速度、接口规格、
环境温度及消耗功率等规格，以做为将来电路设计时的依据。更可进一步规划
软件模块及硬件模块该如何划分，哪些功能该整合于SOC内，哪些功能可以
设计在电路板上。
 2.设计描述和行为级验证供能设计完成后，可以依据功能将SOC划分
为若干功能模块，并决定实现这些功能将要使用的IP核。此阶段将接影响了
SOC内部的架构及各模块间互动的讯号，及未来产品的可靠性。决定模块之
后，可以用VHDL或Verilog等硬件描述语言实现各模块的设计。接着，利用
VHDL或Verilog的电路仿真器，对设计进行功能验证(functionsimulation，或
行为验证behavioralsimulation)。注意，这种功能仿真没有考虑电路实际的延
迟，但无法获得精确的结果。
 3.逻辑综合确定设计描述正确后，可以使用逻辑综合工具(synthesizer)进
行综合。综合过程中，需要选择适当的逻辑器件库(logiccelllibrary)，作为合成
逻辑电路时的参考依据。