存储矩阵电路

㈠ 静态RAM基本存储电路

那个T3，T4是有源负载，相当于电阻，T3是T1的负载电阻，T4是T2的负载电阻，都是导通的，为T1，T2提供漏极电压的。而真正导通和截止形成反相的，有两个稳定状态的是T1，T2。因为在集成电路内部不方便做电阻，所以，就用这种电路做电阻了。
存储器是计算机的记忆部件。CPU 要执行的程序、要处理的数据、处理的中间结果等都存放在存储器中。
目前微机的存储器几乎全部采用半导体存储器。存储容量和存取时间是存储器的两项重要指标，它们反映了存储记忆信息的多少与工作速度的快慢。半导体存储器根据应用可分为读写存储器(RAM)和只读存储器(ROM)两大类。
读写存储器(RAM)
读写存储器又称随机存取存储器(Random Access Memory)简称RAM，它能够在存储器中任意指定的地方随时写入或读出信息；当电源掉电时，RAM 里的内容即消失。根据存储单元的工作原理，RAM 又分为静态RAM 和动态RAM。静态RAM 用触发器作为存储单元存放1 和0，存取速度快，只要不掉电即可持续保持内容不变。一般静态RAM 的集成度较低，成本较高。
动态RAM 的基本存储电路为带驱动晶体管的电容。电容上有无电荷状态被视为逻辑1 和0。随着时间的推移，电容上的电荷会逐渐减少，为保持其内容必须周期性地对其进行刷新(对电容充电)以维持其中所存的数据，所以在硬件系统中也得设置相应的刷新电路来完成动态RAM 的刷新，这样一来无疑增加了硬件系统的复杂程度，因此在单片机应用系统中一般不使用动态RAM。静态RAM 的基本存储电路为触发器，每个触发器存放一位二进制信息，由若干个触发器组成
一个存储单元，再由若干存储单元组成存储器矩阵，加上地址译码器和读／写控制电路就组成静态RAM。与动态RAM 相比，静态RAM 无须考虑保持数据而设置的
刷新电路，故扩展电路较简单。但由于静态RAM 是通过有源电路来保持存储器中的数据，因此，要消耗较多功率，价格也较高。
RAM 内容的存取是以字节为单位的，为了区别各个不同的字节，将每个字节的存储单元赋予一4个编号，该编号就称为这个存储单元的地址，存储单元是存储的最基本单位，不同的单元有不同的地址。在进行读写操作时，可以按照地址访问某个单—元。
由于集成度的限制，目前单片RAM 容量很有限，对于一个大容量的存储系统，往往需要若干RAM 组成，而读／写操作时，通常仅操作其中一片(或几片)，这就存在一个片选问题。RAM 芯片上特设了一条片选信号线，在片选信号线上加入有效电平，芯片即被选中，可进行读／写操作，末被选中的芯片不工作。片选信号仅解决芯片是否工作的问题，而芯片执行读还是写则还需有一根读写信号线，所以芯片上必须设读／写控制线。

㈡ 用rom做译码器，说明该如何去做

ROM的电路结构主要包括三部分：地址译码器，存储矩阵，输出缓冲器。如图24-1-2所示。
ROM的结构图
图中地址译码器有n个输入，它的输出W0、W1、……、Wn-1共有N=2n个，称为字线(或称选择线)。字线是ROM矩阵的输入，ROM矩阵有M条输出线，称为位线。字线与位线的交点，即是ROM矩阵的存储单元，存储单元代表了ROM矩阵的容量，所以ROM矩阵的容量等于W×D。输出缓冲器的作用有两个，一是能提高存储器的带负载能力，二是实现对输出状态的三态控制，以便与系统的总线联接。
ROM的工作原理
图24-1-3是一个说明ROM结构和工作原理的电路，ROM矩阵的存储单元是由N沟道增强型MOS管构成的，MOS管采用了简化画法。它具有2位地址输入码，即4条字线W0、W1、W2、W3，有4位数据输出，即4条位线D0、D1、D2、D3，共16个存储单元。地址译码器相当最小项译码器，其输入A1、A0称为地址线。二位地址代码A1A0能给出4个不同的地址。每输入一个地址，地址译码器的字线输出W0~W3中将有一根线为高电平，其余为低电平。即
当字线W0~W3某根线上给出高电平信号时，都会在位线D3~D0四根线上输出一个4位二进制代码。输出端的缓冲器不但可以提高带负载能力，还可以将输出的高、低电平变换为标准的逻辑电平。如果作为输出缓冲器的反相器是三态门，还可以通过使能端
实现对输出的三态控制。
(a) ROM存储矩阵 (b) ROM矩阵中一条字线的分解图
图24-1-3 MOS 管ROM矩阵字线和位线关系
图24-1-3中4×4=16个存储单元，即跨接在字线和位线上的MOS管，MOS管的栅极接字线，源极接地。MOS管是否存储信息用栅极是否与字线相连接来表示，如果MOS管存储信息，该MOS管的栅极与字线连接，该单元是存“1”；如果该MOS管不存储信息，则栅极与字线断开，该单元是存“0”。根据图24-1-2，例如，当输入一个地址码[A1A0]=00时，字线W0被选中（高电平），其他为低电平，则该字线上信息就从相应的位线上读出，[D3D2D1D0]=0101。ROM全部4个地址内的存储内容见表24-1中。
当给定地址代码后，经译码器译成W0~W3中某一字线上的高电平，使接在这根字线上的MOS管导通，并使与这些MOS管漏极相连的位线为低电平，经输出缓冲器反相后，在数据输出端得到高电平，输出为1。将图24-1-3(a)中与位线D0相连的各字线的有关部分画在图24-1-2(b)中，显然
每一个逻辑式是一个或门，即位线与字线间的逻辑关系是或逻辑关系，位线与地址码A1、A2之间是与或逻辑关系。最小项译码器相当一个与矩阵，ROM矩阵相当或矩阵，整个存储器ROM是一个与或矩阵。
ROM存储器的两个矩阵一般与矩阵是不可编的，而或矩阵是可编的。编程时一般要通过专门的编程器，采用一定的编程工具软件进行，以决定存储单元的MOS管是否接入。不过存储单元上使用的MOS管是一种特殊的MOS管，将在下面介绍。
集成只读存储器
在集成只读存储器中，最常用的是EPROM，EPROM有2716、2732、2764、27158等型号。存储容量分别为2k×8、4k×8、8k×8、16k×8个单元，(型号27后面的数字即为以千计的存储容量)。下面以EPROM2716为例说明它的六种工作方式，见表24-2。它管脚引线如图24-1-4所示，共有24个管脚，除电源(VCC)和地(GND)外，A10～A0为地址译码器输入端，数据输出端有8位，既它有211条字线，8条位线，存储容量为211×8。
是
为低电平起作用片选端，
等于高电平时2716为高阻，与总线脱离，芯片不工作。PD/PGM为低功耗与编程信号，其作用是在两次读出的等待时间内降低器件的功率损耗，既当PD/PGM为“1”时，输出为高阻。在编程时需要在PD/PGM端加编程脉冲，同时要在电源端加较高的编程电压。
EPROM擦除需专用设备，写入时需要较高的电压，更改存储的数据不太方便。而E2PROM在写数据时不需要升压，用电擦除所需时间也很短（几十毫秒），型号如2815/2816和58064等。
EPROM2716管脚图

㈢ 随机存取的随机存取存储基本结构

随机存取存储器（RAM）的基本结构可分为三个部分：存储矩阵，地址译码器，读写电路，下面分为三块介绍：
1.存储矩阵：存储矩阵是用来存储要存放的代码，矩阵中每个存储单元都用一个二进制码给以编号，以便查询此单元。这个二进制码称作地址。

2.地址译码器：译码器可以将输入地址译为电平信号，以选中存储矩阵中的响应的单元。寻址方式分为一元寻址和二元寻址。一元寻址又称为单向译码或字译码，其输出的译码线就是字选择线，用它来选择被访问字的所有单元；二元寻址又称为双向译码，二元寻址能够访问每一个单元，由X地址译码器输出的译码线作为行选择线进行“行选”；由Y 地址译码器输出的译码线作为列选择线进行“列选”，则行、列选择线同时选中的单元即为被访问单元，可以对它进行“写入”或“读出”。
3.读写电路：读写电路是RAM的控制部分，它包括片选CS，读写控制R/W以及数据输入读出放大器,片选CS的作用是只有当该端加低电平时此RAM才起作用, 才能进行读与写,读写控制R/W的作用是当R/W端加高电平时,对此RAM进行读出。当R/W端加低电平时进行写入。输出级电路一般采用三态输出或集电极开路输出结构，以便扩展存储容量，如果是集电极开路输出（即 OC输出），则应外接负载电阻。

㈣ 简述存储器和寄存器在电路结构和工作原理上有何不同

存储来器是能存储大量二值信自息的半导体器件，它由地址译码器、存储矩阵、输入/输出电路三部分组成；每个存储单元不直接引出输入/输出端，采用公共输入/输出总线结构。
寄存器是用于寄存一组二值代码（信息），由时钟触发器组成；每个存储单元直接引出输入/输出端。

㈤ 随机存取存储器的组成

RAM电路由地址译码器、存储矩阵和读写控制电路三部分组成，如图所示。

存储矩阵由触发器排列而成，每个触发器能存储一位数据(0或1)。通常将每一组存储单元编为一个地址，存放一个“字”；每个字的位数等于这一组单元的数目。存储器的容量以“字数×位数”表示。地址译码器将每个输入的地址代码译成高(或低)电平信号，从存储矩阵中选中一组单元，使之与读写控制电路接通。在读写控制信号的配合下，将数据读出或写入。

㈥ 对于无向图的邻接矩阵存储结构，判断是否有回路

邻接矩阵的话，从一个点出发（假设a）看它与哪个节点（假设b）有路径，那么再接着看b与谁有路，挨个试完以后，如果又回到了a，那就构成了一条回路。

㈦ 计算机内存系统中的cache在掉电后信息会丢失吗

会丢失，Cache从物理上而言相当于高速的静态RAM，因此一旦掉电，其信息是不能被保持的。

这是因为RAM是随机存储器，表示既可以从中读取数据，也可以写入数据。但是当机器电源关闭时，存于其中的数据就会丢失。

这些数据的存储并不像用袋子盛米那般，更像是图书馆中用有格子的书架存放书籍一样，不但要放进去还要能够在需要的时候准确的调用出来。对于RAM等存储器原理类似，虽然存储的都是代表0和1的代码，但不同的组合即成为不同的数据。

如果有一个书架有10行和10列格子（每行和每列都有0-9的编号），有100本书要存放在里面，那么我们根据行和列的编号就能确定某一本书的位置。如已知某本书的编号87，那么我们可首先锁定第8行，然后找到第7列就能准确的找到这本书了。

(7)存储矩阵电路扩展阅读：

随机存储器的组成

RAM电路由地址译码器、存储矩阵和读写控制电路三部分组成。

存储矩阵由触发器排列而成，每个触发器能存储一位数据(0或1)。通常将每一组存储单元编为一个地址，存放一个“字”。

每个字的位数等于这一组单元的数目。存储器的容量以“字数×位数”表示。地址译码器将每个输入的地址代码译成高(或低)电平信号，从存储矩阵中选中一组单元，使之与读写控制电路接通。在读写控制信号的配合下，将数据读出或写入。

㈧ 怎样评估SDRAM的功耗

在进行嵌入式系统设计过程中总功耗的计算是一个无法绕开的问题，在总功耗的计算过程中尤其以SDRAM、DDR、DDR2等动态随机存储器件的功耗难以把握和计算。本人在进行电源IC选型时采用估算措施，一般嵌入式系统总电流不会超过400mA，所以选择电源IC只要在500mA以上即可；电子工程师在选电源IC计算系统总功耗时，总是会在计算DRAM器件功耗时难以下手而不得不对其进行估算。本人本着将革命进行到底的精神，在闲暇时间网络一些相关资料后进行了学习总结。
1.DDR功耗计算
现以DDR为例进行功耗计算，此过程可以推广到SDRAM和DDR2功耗计算。DRAM器件功耗难以准确计算的原因是由于该类器件工作状态繁多，且系统运行过程这些状态还不断切换，这些都为功耗的计算造成了阻碍。具体计算内存的功耗不是很容易的事，我们计算的结果只是一个假定工作条件下的平均值。为了估算内存芯片功耗，首先必须了解芯片的一些基本功能
每个BANK都有一个SENSE AMPLIRERS(读出放大器),在进行读、写、自动刷新等操作时，需要先把存储阵列中的数据进行缓存后才能进行操作，SENSE AMPLIRERS就是这个缓存器。
DDR大致有以下几种工作状态，特总结如下：
ACTIVE（激活）、Precharge（预充电）、读、写、自动刷新、自刷新
ACTIVE（激活）
用简单的一句话来描述，激活命令的作用就是将选择地址的bit信号送入读出放大器，以供下一步的读或写做准备。从字面上来理解，就是将存储矩阵电路中位信号发送到读出放大器以供外设使用，也就是将存储信号激活。

预充电（Precharge）
指关闭所有行地址线（rowline），所有列地址线（bitline）接1/2Vcc源经过足够长时间冲或放电使列地址电容电压值达到1/2VCC的动作。对不同列地址进行读或写都要进行新的预充电。
芯片上电后最先做的动作就是预充电，它是其他操作的基础。
读
芯片上电确定地址，进行预充电再进行激活处理将数值发送到读出处理器，再发送到I/O口；这就是读操作的全部流程。

写
芯片上电确定地址，进行激活处理将外设传递数据保存到读出处理器，再通过预充电操作将数据压入存储矩阵电路。

以上对sdram类器件的基本操作做了简要描述，这样对计算该类功耗计算起到了非常好的撬动作用。计算内存电源消耗的最重要的参数是操作电流Idd参数，这些值在标准的内存芯片参考手册上都可以查到。

㈨ 存储电路是如何工作的

存储器分为RAM(数据存储器)和ROM（程序存储器），他们工作原理都是一样的，即实现对电平0和1的存储。

存储电路的工作原理见下图，你可以把它看懂用自己的语言描述出来，这样你的报告就可以写出来了，然后大规模的存储电路集成起来可以构成存储器。

如果是应付写报告，我给你概括下吧，存储电路的工作原理是：存储电路是把送来的地址信号通过地址译码电路，在存储矩阵中选中相应的存储单元，将该单元存储的数据送到输出端口，为了实现存储器的扩展往往在存储器上加使能信号EN.大规模的存储电路集成封装起来就组成存储器。