电路设计实例

A. 直流可调稳压电源1~15V电路设计，multisim仿真

用这个电路稍加改动就可以满足你的需求：

（原设计指标：输出电压0～12V，按照0.1V的步进量连续可调，供电电压双15伏，需改动：电源直接换，步进量改成1伏即可）

图 数控步进直流稳压电源原理图

本模块介绍的数控步进直流稳压电源是由PIC16F877单片机控制的直流输出电源。该电源的输出电压能在0～12V的范围内，按照0.1V的步进量连续可调，电路原理图如图所示。

图中变压器从电网中取出电压信号，经过桥式整流器后得到直流电压，该电压接到三端可调稳压器LM317的输入端，作为供电电压。MAX518的D／A输出端A1经过运算放大器组的运算后，接到LM317的电压调整端。图中所示的电阻值为用仿真软件得到的精确值，实际制作电路时，可用可调电阻得到某些特殊的阻值。

本应用实例的原理为：PlC16F877单片机送出一个8位数据Dn给数／模转换器MAX518，由后者输出一个对应模拟量D／A11＝5×Dn／255V（MAX518的参考电压为5V）；该模拟量经过LM324组电路以及LM3l7稳压电路变换后，得到对应的输出量VOUT；当PIC16F877送出的8位数据Dn按照预定的规律变化时，输出量VOUT也按照预定规律变化；同时为了人机交互方便，把VOUT的值显示在LED上，并通过键盘选择步进加或步进减。

B. 【寻找真正的高手】谁有protel99se 和ALtium designer电路设计实例送给我

我给你发了几套电路图(protel99se 和ALtium designer)
我的邮箱 [email protected]

C. 单片机电路设计（单片机用电池供电）：

这个程式应该很好写的啊，让A.B 两点为输入检测脚 ，可以用循环检测的方式版去检测这权两个脚的状态，1MS 一次都可以的了。如果还想响应的更快，那可以用中断的方式去做。CD 两点用输出脚去做就可以的了。不知道你的困难点在哪里。一个几毛钱的单片机就可以做好的吧。

D. 第一次做一电路，请大家给我点指导

可查查遥控车电原理图，或拆一个看看。
PCB布线
在PCB设计中，布线是完成产品设计的重要步骤，可以说前面的准备工作都是为它而做的， 在整个PCB中，以布线的设计过程限定最高，技巧最细、工作量最大。PCB布线有单面布线、 双面布线及多层布线。布线的方式也有两种：自动布线及交互式布线，在自动布线之前， 可以用交互式预先对要求比较严格的线进行布线，输入端与输出端的边线应避免相邻平行， 以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。
自动布线的布通率，依赖于良好的布局，布线规则可以预先设定， 包括走线的弯曲次数、导通孔的数目、步进的数目等。一般先进行探索式布经线，快速地把短线连通， 然后进行迷宫式布线，先把要布的连线进行全局的布线路径优化，它可以根据需要断开已布的线。 并试着重新再布线，以改进总体效果。
对目前高密度的PCB设计已感觉到贯通孔不太适应了， 它浪费了许多宝贵的布线通道，为解决这一矛盾，出现了盲孔和埋孔技术，它不仅完成了导通孔的作用， 还省出许多布线通道使布线过程完成得更加方便，更加流畅，更为完善，PCB 板的设计过程是一个复杂而又简单的过程，要想很好地掌握它，还需广大电子工程设计人员去自已体会， 才能得到其中的真谛。

1 电源、地线的处理
既使在整个PCB板中的布线完成得都很好，但由于电源、 地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电、 地线的布线要认真对待，把电、地线所产生的噪音干扰降到最低限度，以保证产品的质量。
对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因， 现只对降低式抑制噪音作以表述：
（1）、众所周知的是在电源、地线之间加上去耦电容。
（2）、尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线＞电源线＞信号线，通常信号线宽为：0.2～0.3mm,最经细宽度可达0.05～0.07mm,电源线为1.2～2.5 mm
对数字电路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地不能这样使用)
（3）、用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。

2 数字电路与模拟电路的共地处理
现在有许多PCB不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰。
数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整人PCB对外界只有一个结点，所以必须在PCB内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在PCB与外界连接的接口处（如插头等）。数字地与模拟地有一点短接，请注意，只有一个连接点。也有在PCB上不共地的，这由系统设计来决定。

3 信号线布在电（地）层上
在多层印制板布线时，由于在信号线层没有布完的线剩下已经不多，再多加层数就会造成浪费也会给生产增加一定的工作量，成本也相应增加了，为解决这个矛盾，可以考虑在电（地）层上进行布线。首先应考虑用电源层，其次才是地层。因为最好是保留地层的完整性。

4 大面积导体中连接腿的处理
在大面积的接地（电）中，常用元器件的腿与其连接，对连接腿的处理需要进行综合的考虑，就电气性能而言，元件腿的焊盘与铜面满接为好，但对元件的焊接装配就存在一些不良隐患如：①焊接需要大功率加热器。②容易造成虚焊点。所以兼顾电气性能与工艺需要，做成十字花焊盘，称之为热隔离（heat shield）俗称热焊盘（Thermal），这样，可使在焊接时因截面过分散热而产生虚焊点的可能性大大减少。多层板的接电（地）层腿的处理相同。

5 布线中网络系统的作用
在许多CAD系统中，布线是依据网络系统决定的。网格过密，通路虽然有所增加，但步进太小，图场的数据量过大，这必然对设备的存贮空间有更高的要求，同时也对象计算机类电子产品的运算速度有极大的影响。而有些通路是无效的，如被元件腿的焊盘占用的或被安装孔、定们孔所占用的等。网格过疏，通路太少对布通率的影响极大。所以要有一个疏密合理的网格系统来支持布线的进行。
标准元器件两腿之间的距离为0.1英寸(2.54mm),所以网格系统的基础一般就定为0.1英寸(2.54 mm)或小于0.1英寸的整倍数，如：0.05英寸、0.025英寸、0.02英寸等。

6 设计规则检查（DRC）
布线设计完成后，需认真检查布线设计是否符合设计者所制定的规则，同时也需确认所制定的规则是否符合印制板生产工艺的需求，一般检查有如下几个方面：

（1）、线与线，线与元件焊盘，线与贯通孔，元件焊盘与贯通孔，贯通孔与贯通孔之间的距离是否合理，是否满足生产要求。
（2）、电源线和地线的宽度是否合适，电源与地线之间是否紧耦合（低的波阻抗）？在PCB中是否还有能让地线加宽的地方。
（3）、对于关键的信号线是否采取了最佳措施，如长度最短，加保护线，输入线及输出线被明显地分开。
（4）、模拟电路和数字电路部分，是否有各自独立的地线。
（5）后加在PCB中的图形（如图标、注标）是否会造成信号短路。
（6）对一些不理想的线形进行修改。
（7）、在PCB上是否加有工艺线？阻焊是否符合生产工艺的要求，阻焊尺寸是否合适，字符标志是否压在器件焊盘上，以免影响电装质量。
（8）、多层板中的电源地层的外框边缘是否缩小，如电源地层的铜箔露出板外容易造成短路。

第二篇 PCB布局
在设计中，布局是一个重要的环节。布局结果的好坏将直接影响布线的效果，因此可以这样认为，合理的布局是PCB设计成功的第一步。
布局的方式分两种，一种是交互式布局，另一种是自动布局，一般是在自动布局的基础上用交互式布局进行调整，在布局时还可根据走线的情况对门电路进行再分配，将两个门电路进行交换，使其成为便于布线的最佳布局。在布局完成后，还可对设计文件及有关信息进行返回标注于原理图，使得PCB板中的有关信息与原理图相一致，以便在今后的建档、更改设计能同步起来, 同时对模拟的有关信息进行更新，使得能对电路的电气性能及功能进行板级验证。

--考虑整体美观
一个产品的成功与否，一是要注重内在质量，二是兼顾整体的美观，两者都较完美才能认为该产品是成功的。
在一个PCB板上，元件的布局要求要均衡，疏密有序，不能头重脚轻或一头沉。

--布局的检查
印制板尺寸是否与加工图纸尺寸相符？能否符合PCB制造工艺要求？有无定位标记？
元件在二维、三维空间上有无冲突？
元件布局是否疏密有序，排列整齐？是否全部布完？
需经常更换的元件能否方便的更换？插件板插入设备是否方便？
热敏元件与发热元件之间是否有适当的距离？
调整可调元件是否方便？
在需要散热的地方，装了散热器没有？空气流是否通畅？
信号流程是否顺畅且互连最短？
插头、插座等与机械设计是否矛盾？
线路的干扰问题是否有所考虑？

第三篇 高速PCB设计
（一）、电子系统设计所面临的挑战

随着系统设计复杂性和集成度的大规模提高，电子系统设计师们正在从事100MHZ以上的电路设计，总线的工作频率也已经达到或者超过50MHZ，有的甚至超过100MHZ。目前约50% 的设计的时钟频率超过50MHz，将近20% 的设计主频超过120MHz。
当系统工作在50MHz时，将产生传输线效应和信号的完整性问题；而当系统时钟达到120MHz时，除非使用高速电路设计知识，否则基于传统方法设计的PCB将无法工作。因此，高速电路设计技术已经成为电子系统设计师必须采取的设计手段。只有通过使用高速电路设计师的设计技术，才能实现设计过程的可控性。

（二）、什么是高速电路

通常认为如果数字逻辑电路的频率达到或者超过45MHZ~50MHZ，而且工作在这个频率之上的电路已经占到了整个电子系统一定的份量（比如说1／3），就称为高速电路。
实际上，信号边沿的谐波频率比信号本身的频率高，是信号快速变化的上升沿与下降沿（或称信号的跳变）引发了信号传输的非预期结果。因此，通常约定如果线传播延时大于1/2数字信号驱动端的上升时间，则认为此类信号是高速信号并产生传输线效应。
信号的传递发生在信号状态改变的瞬间，如上升或下降时间。信号从驱动端到接收端经过一段固定的时间，如果传输时间小于1/2的上升或下降时间，那么来自接收端的反射信号将在信号改变状态之前到达驱动端。反之，反射信号将在信号改变状态之后到达驱动端。如果反射信号很强，叠加的波形就有可能会改变逻辑状态。

（三）、高速信号的确定

上面我们定义了传输线效应发生的前提条件，但是如何得知线延时是否大于1/2驱动端的信号上升时间？ 一般地，信号上升时间的典型值可通过器件手册给出，而信号的传播时间在PCB设计中由实际布线长度决定。下图为信号上升时间和允许的布线长度(延时)的对应关系。
PCB 板上每单位英寸的延时为 0.167ns.。但是，如果过孔多，器件管脚多，网线上设置的约束多，延时将增大。通常高速逻辑器件的信号上升时间大约为0.2ns。如果板上有GaAs芯片，则最大布线长度为7.62mm。
设Tr 为信号上升时间， Tpd 为信号线传播延时。如果Tr≥4Tpd，信号落在安全区域。如果2Tpd≥Tr≥4Tpd，信号落在不确定区域。如果Tr≤2Tpd，信号落在问题区域。对于落在不确定区域及问题区域的信号，应该使用高速布线方法。

（四）、什么是传输线

PCB板上的走线可等效为下图所示的串联和并联的电容、电阻和电感结构。串联电阻的典型值0.25-0.55 ohms/foot，因为绝缘层的缘故，并联电阻阻值通常很高。将寄生电阻、电容和电感加到实际的PCB连线中之后，连线上的最终阻抗称为特征阻抗Zo。线径越宽，距电源/地越近，或隔离层的介电常数越高，特征阻抗就越小。如果传输线和接收端的阻抗不匹配，那么输出的电流信号和信号最终的稳定状态将不同，这就引起信号在接收端产生反射，这个反射信号将传回信号发射端并再次反射回来。随着能量的减弱反射信号的幅度将减小，直到信号的电压和电流达到稳定。这种效应被称为振荡，信号的振荡在信号的上升沿和下降沿经常可以看到。

（五）、传输线效应

基于上述定义的传输线模型，归纳起来，传输线会对整个电路设计带来以下效应。
• 反射信号Reflected signals
• 延时和时序错误Delay & Timing errors
• 多次跨越逻辑电平门限错误False Switching
• 过冲与下冲Overshoot/Undershoot
• 串扰Inced Noise (or crosstalk)
• 电磁辐射EMI radiation

5.1 反射信号
如果一根走线没有被正确终结(终端匹配)，那么来自于驱动端的信号脉冲在接收端被反射，从而引发不预期效应，使信号轮廓失真。当失真变形非常显著时可导致多种错误，引起设计失败。同时，失真变形的信号对噪声的敏感性增加了，也会引起设计失败。如果上述情况没有被足够考虑，EMI将显著增加，这就不单单影响自身设计结果，还会造成整个系统的失败。
反射信号产生的主要原因：过长的走线；未被匹配终结的传输线，过量电容或电感以及阻抗失配。

5.2 延时和时序错误
信号延时和时序错误表现为：信号在逻辑电平的高与低门限之间变化时保持一段时间信号不跳变。过多的信号延时可能导致时序错误和器件功能的混乱。
通常在有多个接收端时会出现问题。电路设计师必须确定最坏情况下的时间延时以确保设计的正确性。信号延时产生的原因：驱动过载，走线过长。

5.3 多次跨越逻辑电平门限错误
信号在跳变的过程中可能多次跨越逻辑电平门限从而导致这一类型的错误。多次跨越逻辑电平门限错误是信号振荡的一种特殊的形式，即信号的振荡发生在逻辑电平门限附近，多次跨越逻辑电平门限会导致逻辑功能紊乱。反射信号产生的原因：过长的走线，未被终结的传输线，过量电容或电感以及阻抗失配。

5.4 过冲与下冲
过冲与下冲来源于走线过长或者信号变化太快两方面的原因。虽然大多数元件接收端有输入保护二极管保护，但有时这些过冲电平会远远超过元件电源电压范围，损坏元器件。

5.5 串扰
串扰表现为在一根信号线上有信号通过时，在PCB板上与之相邻的信号线上就会感应出相关的信号，我们称之为串扰。
信号线距离地线越近，线间距越大，产生的串扰信号越小。异步信号和时钟信号更容易产生串扰。因此解串扰的方法是移开发生串扰的信号或屏蔽被严重干扰的信号。
5.6 电磁辐射
EMI(Electro-Magnetic Interference)即电磁干扰，产生的问题包含过量的电磁辐射及对电磁辐射的敏感性两方面。EMI表现为当数字系统加电运行时，会对周围环境辐射电磁波，从而干扰周围环境中电子设备的正常工作。它产生的主要原因是电路工作频率太高以及布局布线不合理。目前已有进行 EMI仿真的软件工具，但EMI仿真器都很昂贵，仿真参数和边界条件设置又很困难，这将直接影响仿真结果的准确性和实用性。最通常的做法是将控制EMI的各项设计规则应用在设计的每一环节，实现在设计各环节上的规则驱动和控制。

（六）、避免传输线效应的方法
针对上述传输线问题所引入的影响，我们从以下几方面谈谈控制这些影响的方法。

6.1 严格控制关键网线的走线长度
如果设计中有高速跳变的边沿，就必须考虑到在PCB板上存在传输线效应的问题。现在普遍使用的很高时钟频率的快速集成电路芯片更是存在这样的问题。解决这个问题有一些基本原则：如果采用CMOS或TTL电路进行设计，工作频率小于10MHz，布线长度应不大于7英寸。工作频率在50MHz布线长度应不大于1.5英寸。如果工作频率达到或超过75MHz布线长度应在1英寸。对于GaAs芯片最大的布线长度应为0.3英寸。如果超过这个标准，就存在传输线的问题。

6.2 合理规划走线的拓扑结构
解决传输线效应的另一个方法是选择正确的布线路径和终端拓扑结构。走线的拓扑结构是指一根网线的布线顺序及布线结构。当使用高速逻辑器件时，除非走线分支长度保持很短，否则边沿快速变化的信号将被信号主干走线上的分支走线所扭曲。通常情形下，PCB走线采用两种基本拓扑结构，即菊花链(Daisy Chain)布线和星形(Star)分布。
对于菊花链布线，布线从驱动端开始，依次到达各接收端。如果使用串联电阻来改变信号特性，串联电阻的位置应该紧靠驱动端。在控制走线的高次谐波干扰方面，菊花链走线效果最好。但这种走线方式布通率最低，不容易100%布通。实际设计中，我们是使菊花链布线中分支长度尽可能短，安全的长度值应该是：Stub Delay <= Trt *0.1.
例如，高速TTL电路中的分支端长度应小于1.5英寸。这种拓扑结构占用的布线空间较小并可用单一电阻匹配终结。但是这种走线结构使得在不同的信号接收端信号的接收是不同步的。
星形拓扑结构可以有效的避免时钟信号的不同步问题，但在密度很高的PCB板上手工完成布线十分困难。采用自动布线器是完成星型布线的最好的方法。每条分支上都需要终端电阻。终端电阻的阻值应和连线的特征阻抗相匹配。这可通过手工计算，也可通过CAD工具计算出特征阻抗值和终端匹配电阻值。

在上面的两个例子中使用了简单的终端电阻，实际中可选择使用更复杂的匹配终端。第一种选择是RC匹配终端。RC匹配终端可以减少功率消耗，但只能使用于信号工作比较稳定的情况。这种方式最适合于对时钟线信号进行匹配处理。其缺点是RC匹配终端中的电容可能影响信号的形状和传播速度。
串联电阻匹配终端不会产生额外的功率消耗，但会减慢信号的传输。这种方式用于时间延迟影响不大的总线驱动电路。 串联电阻匹配终端的优势还在于可以减少板上器件的使用数量和连线密度。
最后一种方式为分离匹配终端，这种方式匹配元件需要放置在接收端附近。其优点是不会拉低信号，并且可以很好的避免噪声。典型的用于TTL输入信号(ACT, HCT, FAST)。
此外，对于终端匹配电阻的封装型式和安装型式也必须考虑。通常SMD表面贴装电阻比通孔元件具有较低的电感，所以SMD封装元件成为首选。如果选择普通直插电阻也有两种安装方式可选：垂直方式和水平方式。
垂直安装方式中电阻的一条安装管脚很短，可以减少电阻和电路板间的热阻，使电阻的热量更加容易散发到空气中。但较长的垂直安装会增加电阻的电感。水平安装方式因安装较低有更低的电感。但过热的电阻会出现漂移，在最坏的情况下电阻成为开路，造成PCB走线终结匹配失效，成为潜在的失败因素。

6.3 抑止电磁干扰的方法
很好地解决信号完整性问题将改善PCB板的电磁兼容性(EMC)。其中非常重要的是保证PCB板有很好的接地。对复杂的设计采用一个信号层配一个地线层是十分有效的方法。此外，使电路板的最外层信号的密度最小也是减少电磁辐射的好方法，这种方法可采用"表面积层"技术"Build-up"设计制做PCB来实现。表面积层通过在普通工艺 PCB 上增加薄绝缘层和用于贯穿这些层的微孔的组合来实现 ，电阻和电容可埋在表层下，单位面积上的走线密度会增加近一倍，因而可降低 PCB的体积。PCB 面积的缩小对走线的拓扑结构有巨大的影响，这意味着缩小的电流回路，缩小的分支走线长度，而电磁辐射近似正比于电流回路的面积；同时小体积特征意味着高密度引脚封装器件可以被使用，这又使得连线长度下降，从而电流回路减小，提高电磁兼容特性。

6.4 其它可采用技术
为减小集成电路芯片电源上的电压瞬时过冲，应该为集成电路芯片添加去耦电容。这可以有效去除电源上的毛刺的影响并减少在印制板上的电源环路的辐射。
当去耦电容直接连接在集成电路的电源管腿上而不是连接在电源层上时，其平滑毛刺的效果最好。这就是为什么有一些器件插座上带有去耦电容，而有的器件要求去耦电容距器件的距离要足够的小。
任何高速和高功耗的器件应尽量放置在一起以减少电源电压瞬时过冲。
如果没有电源层，那么长的电源连线会在信号和回路间形成环路，成为辐射源和易感应电路。
走线构成一个不穿过同一网线或其它走线的环路的情况称为开环。如果环路穿过同一网线其它走线则构成闭环。两种情况都会形成天线效应(线天线和环形天线)。天线对外产生EMI辐射，同时自身也是敏感电路。闭环是一个必须考虑的问题，因为它产生的辐射与闭环面积近似成正比。

结束语
高速电路设计是一个非常复杂的设计过程，ZUKEN公司的高速电路布线算法(Route Editor)和EMC/EMI分析软件(INCASES,Hot-Stage)应用于分析和发现问题。本文所阐述的方法就是专门针对解决这些高速电路设计问题的。此外，在进行高速电路设计时有多个因素需要加以考虑，这些因素有时互相对立。如高速器件布局时位置靠近，虽可以减少延时，但可能产生串扰和显著的热效应。因此在设计中，需权衡各因素，做出全面的折衷考虑；既满足设计要求，又降低设计复杂度。高速PCB设计手段的采用构成了设计过程的可控性，只有可控的，才是可靠的，也才能是成功的
电路板的印制：
热转印法：
硬 件：

1：一台用于产生高精度塑料碳粉阻焊层的打印输出设备，比如一台激光打印机或者一台复印机（复印机的话需要有复印原稿，原稿可以用喷墨打印机打印出来）。

2：一个能用的电熨斗。

3：一张不干胶贴纸的光滑底衬纸。

4：一定量的三氯化铁腐蚀液，根据板的大小而定。补充，有个量程在0～200度的数字温度计的话更好，高档数字万用表附带的也行。

软 件：低版本的PROTEL，比如PROTEL2.5中文版高版本的PROTEL，比如PROTEL99SE中文版甚至只是一个WIN自带的画图程序总之就是要一个能画图的软件即可 步骤：

第一步：利用一个能生成图像的软件生成一些图像文件，比如用低版本PROTEL组织SCH，再利用网络表生成相应PCB图,或用PowerPCB直接画PCB图（不会PROTEL、PowerPCB的话，甚至是WINDOWS的画笔程序也行），以备打印。

第二步：将PCB图打印到热转印纸上（JS所说的热转印纸就是不干胶纸的黄色底衬！）。

第三步：将打印好PCB的转印纸平铺在覆铜板上，准备转印。

第四步：用电熨斗加温（要很热）将转印纸上黑色塑料粉压在覆铜板上形成高精度的抗腐层。

第五步：电熨斗加温加压成功转印后的效果！若你经常搞，熟练了，很容易成功。

第六步：准备好三氯化铁溶液进行腐蚀。

第七步：效果还不错吧！注意不要腐蚀过度，腐蚀结束，准备焊接。

第八步：将焊盘铣刀装到台钻上，清理出焊盘部分，剩下的部分用于阻焊。

第九步：安装所需预定原件并焊接好。

注 意:
1：不要使电熨斗过热或者过凉，最佳温度是140～170之间，在这个温度范围以内，塑料碳粉的转移特性最佳

2：要等温度低一些以后再将转印纸揭下来，慢慢的揭，发现又没转印好的部分请再盖上

再次加温加压进行热转移。

3：一些实在有问题的部分（比如断线）请用油性碳素笔或者指甲油，油漆什么的进行补救一下不过这种情况不是很多

E. 用单片机设计一个时钟，可显示时和分，可以调时间，也要有闹钟功能，要有设计的电路图

其实不用定时中断也能实现功能：
#include<reg51.h> 主函数
unsigned char tab[]={0xc0,0xf9,0xa4,0xb0,0x99,0x92,0x82,0xf8,0x80,0x90};定义0-9数组
unsigned int tmp;定义变量
void delay(unsigned int xms)定义延时函数
{unsigned int j,i;
for(i=0;i<xms;i++)
for(j=0;j<100;j++);
}
void disp()定义子函数
{
P1=tmp;
delay(1);
P2=0xff;
tmp=tmp<<1;
}
void main( )
{

unsigned char z,s=00,m=00,h=00;给时钟初始值
while(1)
{
for(z=0;z<100;z++)
{
tmp=0x01;
P2=tab[h/10];小时显示

disp();
P2=tab[h%10];

disp();
P2=tab[m/10];分钟显示

disp();
P2=tab[m%10];

disp();
P2=tab[s/10];秒显示

disp();
P2=tab[s%10];

disp();

}
s++;
while(s==60)秒进一位，到60清0
{
m++;
s=00;
}
while(m==60)分钟进一位，到60清0

{
h++;
m=00;
}
while(h==24)小时进一位，到24清0
{
h=00;
}

}

}

F. 求基于Multisim电路设计EDA实例(模电数电都行)

模拟电子技术实验报告 实验三 负反馈放大电路一、实验目的1、熟悉Multisim软件的使用方法。2、掌握负反馈放大电路对放大器性能的影响。3、学习负反馈放大器静态工作点、电压放大倍数、输入电阻、输出电阻的开环和闭环仿真方法。4、学习掌握Multisim交流分析5、学会开关元件的使用二、虚拟实验仪器及器材双踪示波器 信号发生器 交流毫伏表 数字万用表 三、实验步骤 1、.启动Multisim，并画出如下电路 2、．调节信号发生器V2的大小，使输出端在开环情况下输出不失真。 3、.启动直流工作点分析，记录数据，填入下表三极管Q1三极管Q2VbVcVeVbVcVe3.69V7.263V3.021V3.316V4.797V2.662V4、.交流测试 RLViV0Av开环（S1打开）RL=无穷（S2打开）3mV1.195V398RL=1.5k（S2闭合）5mV722.637mV145闭环（S1闭合）RL=无穷（S2打开）10mV271.55mV27.2RL=1.5k（S2闭合）10mV243.34mV24.3 5、.负反馈对失真的改善在开环情况下适当加大Vi的大小，使其输出失真，记录波形闭合开关S1，并记录波形波 形 6、.测试放大频率特性 1.如图所示，进入交流分析： 在菜单中选取：仿真→运行→分析→交流分析 2.如下所示，输入参数，包括频率参数和输出两项 3. 点击如图所示工具栏4．出现如下图形 S1断开、S2断开 S1断开、S2断开 S1断开、S2闭合S1断开、S2闭合 S1闭合、S2断开 S1闭合、S2断开 S1闭合、S2闭合S1闭合、S2闭合 图中的箭头是可以移动的，左边框里的数据也随之改变，把开环时的图形和闭环时的图形记录，并填入下表开 环闭 环图形相位图形相位45Hz900KHz20Hz5MHz ， 是幅频曲线图中最大值的0.707倍，如下图:（调整起始频率与终止频率，使 minY=0.707maxY.。上限与下限分别调试，以保证测得的数据准确。） — 就是带宽

G. 有关十进制整数(BCD)转换成二进制的电路设计！

十进制整数（BCD）转换成二进制：

在数学中，我们都知道随便一个十进制数如5468，那么它的计算过程可以转换为：5468＝5＊1000＋4＊100＋6＊10＋8，因此BCD码转成二进制数的算法就是：

abcd＝a＊1000＋b＊100＋c＊10＋d。

这种算法是最常规的一种算法，里面需要用到乘法器以及加法器，这种实现方式比较耗费资源，下面梦翼师兄会介绍一种算法，这种算法需要用到加法和移位来完成BCD转二进制数的功能，从而尽可能的节约逻辑资源。

二进制码左移一位等于未左移的二进制码＊2，例如有二进制码101001，转成十进制等于41，左移一位得到1010010，转成十进制等于82。

也就是说二进制码左移1位加上左移3位可以等效于二进制码乘以10。

用实例分析：十进制数29；

用BCD码表示：十位上的十进制数为2＝＝BCD码表示为0010；个位上的十进制数9＝＝＝BCD码表示为1001；所以总的来说十进制数29用BCD码表示为：00101001。

转换过程：把BCD码0010（十进制数为十位上的2）右移4位（其实表示当作一个个位数，或者说单纯的数值），然后乘以10还原到十进制的权重（因为这个数本来表示的就是十进制数中的十位）。处理完十位上的数，接着处理个位上的数。

因为BCD码的权重和二进制的前四位权重是一样（2＾n，n为位数），所以直接用前面的十位上的数加上它就可以了。

简单点分析：0010（十位上的2BCD码表示）×10＋1001（个位上的9BCD码表示）＝29的二进制数

C代码表示：#define BCD_TO_BIN(val) ((((val) >> 4) * 10) + ((val)&15))。

(7)电路设计实例扩展阅读：

BCD码是用4位二进制数（各个位的权重分别为：8421，所以叫8421码）来表示一位十进制数。

这里的一位十进制数要特别说明下，一位十进制数只能是 0～9之间的一个数值。比如：6 就是表示一位十进制数6；66则是表示两位十进制数；666则是表示三位十进制数。

BCD码这种编码形式利用了四个位元来储存一个十进制的数码，使二进制和十进制之间的转换得以快捷的进行。这种编码技巧最常用于会计系统的设计里，因为会计制度经常需要对很长的数字串作准确的计算。

相对于一般的浮点式记数法，采用BCD码，既可保存数值的精确度，又可免去使计算机作浮点运算时所耗费的时间。此外，对于其他需要高精确度的计算，BCD编码亦很常用。

H. ADS2008射频电路设计与仿真实例的介绍

本书取材广泛，内容新颖，系统性强，是广大射频电路设计工程师的必备参考书，也可作为大专院校电子信息、射频通信相关专业教学参考书。它主要介绍使用ADS2008进行射频电路设计和仿真的方法，书中包含了大量工程实例，包括匹配电路、滤波器、低噪声放大器、功率放大器、混频器、频率合成器、功分器、耦合器、射频控制电路、RFIC电路、TDR电路、通信电路等仿真实例，最后还介绍了Momentum电磁仿真和微带天线仿真的方法及工程实例，涵盖范围广，工程实用性强。