❶ 《数字逻辑电路》 作业 求解.50分/
1. 一个8选一数据选择器的数据输入端有（D）个
A. 1
B. 2
C. 3
D. 8 数据端有8个，地址端3个，数据输出1个
2. 8位移位寄存器，串行输入时经（D）个脉冲后，8位数码全部移入寄存器中
A. 1
B. 2
C. 4
D. 8 每个脉冲移入1位
3. 下列触发器中，没有约束条件的是（D）
A. 基本RS触发器 只要是RS触发器，都有约束条件：不得出现R=S=1的情况
B. 主从RS触发器
C. 同步RS触发器
D. 边沿D触发器
4. 与十进制数（53.5）10等值的数或代码为(A).
A. (0101 0011.0101)8421BCD
B. (36.8)16 --- 54.5
C. (100101.1)2 -----37.5
D. (65.7)8 -------53.875
5. 一个16选一的数据选择器，其地址输入（选择控制输入）端有（C）个.
A. 1
B. 2
C. 4 2^4 = 16
D. 16
6. 边沿式D触发器是一种（C）稳态电路
A. 无
B. 单
C. 双
D. 多
7. 在何种输入情况下，“与非”运算的结果是逻辑0(D).
A. 全部输入是0
B. 任一输入是0
C. 仅一输入是0
D. 全部输入是1 1 AND 1 = 1, 所以 NOT（1 AND 1） = 0
8. 与八进制数(47.3)8等值的数为(A).
A. (100111.011)2 3位2进制对应1为8进制
B. (27.8)16
C. (27.3)16
D. (100111.11)2
9. 以下表达式中符合逻辑运算法则的是(D).
A. C·C=C2
B. 1+1=10
C. 0<1
D. A+1=1
10. 为实现将JK触发器转换为D触发器，应使（ A ）
A. J=D,K=/D
B. K=D,J=/D
C. J=K=D
D. J=K=/D
11. 若在编码器中有50个编码对象，则要求输出二进制代码位数为（B）位
A. 5
B. 6 2^6 = 64 > 50
C. 10
D. 50
12. 对于D触发器，欲使Qn+1=Qn，应使输入D=（ C ）
A. 0
B. 1
C. Q
D. /Q
13. 欲使JK触发器按Qn+1=1工作，可使JK触发器的输入端（ B ）
A. J=K=1
B. J=1,K=0
C. J=K=/Q或B
D. J=K=0
14. 把一个5进制计数器与一个10进制计数器串联可得到（ D ）进制计数器
A. 4
B. 5
C. 9
D. 20 新计数器的模是10的整倍数
15. 以下代码中为无权码的为( C ).
A. 8421BCD码
B. 5421BCD码
C. 余三码
D. 2421码
16. 描述触发器的逻辑功能的方法不包括（ B ）
A. 状态转表
B. 特性方程
C. 状态转换图
D. 状态方程
17. 在下列触发器中，有约束条件的是（ C ）
A. 主从JK F/F
B. 主从D F/F
C. 同步RS F/F
D. 边沿D F/F
18. 同步计数器和异步计数器比较，同步计数器的显著优点是（ A ）。
A. 工作速度高
B. 触发器利用率高
C. 电路简单
D. 不受时钟CP控制
19. N个触发器可以构成最大计数长度（进制数）为（ D ）的计数器
A. N
B. 2N
C. N的平方
D. 2的N次方
20. 对于T触发器，若原态Qn=0，欲使新态Qn+1=1，应使输入T=（D）
A. 0 保持
B. 1 翻转
C. Q 保持
D. /Q或1 翻转，选这个是因为答案比较全
21. 以下代码中为恒权码的为( B ).
A. 循环码
B. 5421BCD码
C. 余三码
D. 格雷码
22. 下列触发器中，有空翻现象的有（ D ）
A. 边沿D触发器
B. 主从RS触发器
C. 同步RS触发器
D. 主从JK触发器
23. 欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端（B）
A. J=K=1
B. J=Q,K=/Q 当Qn=0，J=0，K=1，输出0；当Qn=1，J=1，K=0，输出1
C. J=/Q ,K=Q
D. J=Q,K=1
24. N个触发器可以构成能寄存（B）位二进制数码的寄存器
A. N-1
B. N
C. N+1
D. 2N
25. 对于T触发器，若原态Qn=1，欲使新态Qn+1=1，应使输入T=（A）
A. 0或/Q
B. 1
C. Q
D. /Q
26. 一位十六进制数可以用( C )位二进制数来表示
A. 1
B. 2
C. 4
D. 16
27. 下列逻辑电路中为时序逻辑电路的是（C）
A. 变量译码器
B. 加法器
C. 数码寄存器
D. 数据选择器
28. 卡诺图上变量的取值顺序是采用( B )的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。
A. 二进制码
B. 循环码
C. ASCII码
D. 十进制码
29. A+BC= ( C ).
A. A+B
B. A+C
C. （A+B）（A+C）
D. B+C
30. 对于JK触发器，若J=K，则可完成（C）触发器的逻辑功能
A. RS
B. D
C. T
D. T'问题补充：
31. 程序控制中,常用下列哪种电路作定时器（ B ）
A. 比较器
B. 计数器
C. 译码器
D. 编码器
32. 存储8位二进制信息要（ D ）个触发器
A. 2
B. 3
C. 4
D. 8
33. 常用的BCD码有( C ).
A. 奇偶校验码
B. 格雷码
C. 8421码
D. 汉明码
34. 以下电路中，加以适当辅助门电路，（ B ）适于实现单输出组合逻辑电路
A. 奇偶校验器
B. 数据选择器
C. 数值比较器
D. 七段显示译码器
35. 在一个8位的存储单元中，能够存储的最大无符号整数是( D ).
A. （256）10
B. （127）10
C. （FE）16
D. （255）10
36. 在何种输入情况下，“或非”运算的结果是逻辑1( A ).
A. 全部输入是0
B. 全部输入是1
C. 任一输入为0，其他输入为1
D. 任一输入为1
37. 同步时序电路和异步时序电路比较，其差异在于后者（ B ）
A. 没有触发器
B. 没有统一的时钟脉冲控制
C. 没有稳定状态
D. 输出只与内部状态有关
38. 在下列逻辑电路中，不是组合逻辑电路的有（ D ）
A. 译码器
B. 编码器
C. 全加器
D. 寄存器
39. 当逻辑函数有n个变量时，共有( D )个变量取值组合？
A. n
B. 2n
C. n的平方
D. 2的n次方
总算做完了，采纳的话，记得加分啊，哈哈
❷ 数字逻辑电路请问下列各门电路的输出是什么状态，答案是不是错了求大神指点！
74HC，CMOS电路，第一个输入接下拉电阻10KΩ，输入是低电平，（0+0）非，Y1输出高电平。
第二个1与0再非，Y2输出高电平。
CMOS电路，不是TTL电路。
❸ 求数字逻辑电路试题答案
你这问题发错地方了，这是程序设计区，不是数字电子技术区。
❹ 求几道数字逻辑电路判断题答案！！！
1、触发器是数字系统中除逻辑门以外的另一类基本单元电路，
有两个基本特性：
一个是具有两个稳定状态，可分别用来表示二进制数码0和1
2、触发器具有两个状态，一个是0状态，一个是1状态。
3、RS触发器要用正脉冲触发，即高电平1触发。
逻辑功能分析：
(1)第一种情况S-1、R-O。根据或非门逻辑功能可知，当或非门A有一个输入端为高电平l时，输出端Q=0，Q=0加到或非门B的另一个输入端，此时由于R=O，所以输出端Q=l。
(2)第二种情况s-o、R-1。当或非门B有一个输入端R=1时，其输出端Q=O，Q=O加到或非门A的另一个输入端，此时由于或非门A的另一个输入端S=O，所以输出或非门端Q=1。
(3)第三种情况S-O、R-O。设RS触发器原先为Q=l，Q=O，由于或非门A的两个输入端一个是0(S=0)，一个是l(Q=1)，A门输出O，即Q=0，可见此时的输入触发下能改变触发器输出状态。
(4)第四种情况S=l、R=1。这种触发情况，同用与非门构成的RS触发器一样，输出状态不定，这是因为S=1、R=l对或非门A、B都是有效触发脉冲，最终的触发器输出状态将由随机因素确定，这是触发器工作过程中应该避免的问题
❺ 数字逻辑电路，逻辑函数化简，请问左边的结果是怎么得到的
左边红线给出的结果是利用数字逻辑电路中的反演定理而直接得到的，你看一下反演定理就知道了。
右边你求得的结果也是对的。你可以整理一下，就会得到左边的结果(或者整理一下左边，会得到右边的结果)。
❻ 《数字逻辑电路》选择题求答案
C.全部接地
妥妥的，一定是这样！
如有意见，欢迎讨论，共同学习；如有帮助，请选为满意回答！
❼ 数字逻辑电路设计。。跪求答案了。。
解： 设，A为第一次1元钱投入，B为第二次1元钱投入，C为5角钱投入，E为送出的咖啡，F为找回5角钱，当检测到硬币投入时信号为1，反之为0 ， 出咖啡信号为1，反之为0 ，找回钱信号为1，反之为0. 真值表： A B C / E F 0 0 0 0 0 _ _ 0 0 1 0 1 ------- A B C 0 1 0 0 0 _ 0 1 1 1 0 ------- A B C 1 0 0 0 0 _ 1 0 1 1 0 ------- A B C _ 1 1 0 1 1 --------------- A B C 1 1 1 1 1 _ _ _ E= A B C + A B C + A B C _ _ _ F= A B C + A B C