门电路输入

⑴ 请问为什么TTL门电路输入端什么都没接时为什么相当于1呢

当A、B悬空时，三极管T1发射结截止，而集电结的二极管却会导通，T2基极获得电流而导通，那么 T3也导通，从而输出低电平；

若A=0，而B悬空，则T1基极电压被拉至低电平，致使T2截止，T3截止，而T4导通，从而输出高电平；

因此，从输出结果看，A或B悬空就相当于输入高电平；

⑵ 门电路的输入低电平与高电平的值是否允许有一定的范围

主要看你的系统如何定义高低电平，以及门电路的额定工作电压，比如在51单片机系统中，5V是高电平，0V是低电平；比如在STM32系统中，3.3V是高电平，0V是低电平。

⑶ TTL门电路输入端通过电阻接地相当于输入什么电平

低电平。

输入端(没有其它信号来源)通过电阻接地或不通过电阻接地均为低电平。

TTL输入端如果不用，也不要悬空，不接电阻为高电平，但因为是高阻，很容易被干扰成低电平，一般是通过电阻到地，使之成为低电平或加上拉电阻到电源成为可靠的高电平。

(3)门电路输入扩展阅读：

数字电路中，把电压的高低用逻辑电平来表示。逻辑电平包括高电平和低电平这两种。不同的元器件形成的数字电路，电压对应的逻辑电平也不同。在TTL门电路中，把大于3.5伏的电压规定为逻辑高电平，用数字1表示；把电压小于0.3伏的电压规定为逻辑低电平，用数字0表示。数字电路中，数字电平从高电平（数字“1”）变为低电平（数字“0”）的那一瞬间叫作下降沿。

⑷ ttl门电路输入端一般不悬空该怎样接入一个电阻

COMS集成电路的输入阻抗很高，输入端悬空，会受到感应信号的干扰而误认为是有效输入信号，易出现错误的输出，故引脚不可悬空。且由于COMS的内部为MOS管，故电流非常小，所以引脚不论是接大电阻还是小电阻，都算低电平。
对TTL门电路来说具有输入特性和负载特性，存在开门电阻Ron和关门电阻Roff，若Ri小于关门电阻，则相当于引脚接了低电平；反之，若Ri大于开门电阻，则相当于引脚接了高电平。在使用TTL与非门时，如果输入信号数比输入端少，就会有多余输入端。多余输入端若处于悬空状态就相当于接了RI=无穷的电阻，即相当与接高电位，对电路的逻辑功能无影响。但为了避免多余输入端拾取干扰，一般将多余输入端接高电平，或者与有用端并接。

⑸ 为什么CMOS门电路的输入端通过电阻接地时，总是相当于低电平

就是把输入端通过电阻接到了地，COMS元件是电压控制的，输入电流很小（近乎是0），在电阻上的压差几乎是0（欧姆定律），也就是电阻两端电位相等，地就是0电位，就是低电平。

因为CMOS电路输入阻抗很高，输入端通过电阻接地时，所以相当于低电平。

CMOS是高阻抗电路，输入端通过电阻接地就是把输入端下拉到低电平，因为这个电阻远小于输入阻抗。

(5)门电路输入扩展阅读：

由于两管栅极工作电压极性相反，故将两管栅极相连作为输入端，两个漏极相连作为输出端，如图1(a)所示，则两管正好互为负载，处于互补工作状态。

当输入低电平(Vi=Vss)时，PMOS管导通，NMOS管截止，输出高电平，如图1(b)所示。·

当输入高电平（Vi=VDD）时，PMOS管截止，NMOS管导通，输出为低电平，如图1(c)所示。

两管如单刀双掷开关一样交替工作，构成反相器。

⑹ 为什么门电路的输入端经过电阻接地其状态与阻值有关

ttl逻辑门输入端通过小电阻入地，相当于接低电平；
通过大电阻入地，相当于接高电平；
如果接在vcc上，无论是直接相连、通过小电阻、通过大电阻，都是输入的高电平；
大电阻指的是大于“开门电阻”，小电阻指的是小于“关门电阻”。
oc门的输出相“线与”，两个oc门的输出只要有一个为0，则输出就是0，否则为1.
解释：oc
指的是开集电极输出，npn三极管发射极接地，从集电极输出。显然如果三极管开通，则集电极为0；如果不开通，集电极悬空的话，既不是1也不是0，所以往往要通过外接电阻连到vcc,
两oc门三极管集电极连在一起，又通过电阻接到vcc,当然是只要一个开通，输出就是0
没有画图，因为上传图片很可能不能提交，见谅。
望采纳。

⑺ TTL 门电路和CMOS门电路输入端悬空有什么区别

TTL 门电路和CMOS门电路输入端悬空的区别：

1、结构不同。

TTL门电路是由晶体管构成的逻辑电路，CMOS门电路以MOS管作为开关器件的门电路是CMOS门电路，其中为P-MOS管和N-MOS管构成互补的结构形式。

2、电压电流不同。

由于器件的电压不同，TTL电路和CMOS电路定义的高低电平电压以及电流不一样.。所谓的需要加TTL信号就是可以以TTL标准的高或低电平信号来触发它，而所谓的TTL信号是一个电平标准。

(7)门电路输入扩展阅读：

门电路的相关要求规定：

1、从逻辑关系看，门电路的输入端或输出端只有两种状态，无信号以“0”表示，有信号以“1”表示。也可以这样规定：低电平为“0”，高电平为“1”，称为正逻辑。反之，如果规定高电平为“0”，低电平为“1”称为负逻辑

2、凡是对脉冲通路上的脉冲起着开关作用的电子线路就叫做门电路，是基本的逻辑电路。门电路可以有一个或多个输入端，但只有一个输出端。

3、门电路的各输入端所加的脉冲信号只有满足一定的条件时，“门”才打开，即才有脉冲信号输出。从逻辑学上讲，输入端满足一定的条件是“原因”，有信号输出是“结果”，门电路的作用是实现某种因果关系──逻辑关系。

⑻ 门电路多余输入端接地和接0，悬空和接1各有什么区别

多余输入端接地和接0是一个意思，都是接的低电位；悬空和接1也是一回个意思，都是高电答位。

但是CMOS电路的输入端是不允许悬空的，因为悬空会使电位不定，破坏正常的逻辑关系。另外，悬空时输入阻抗高，易受外界噪声干扰，使电路产生误动作，而且也极易造成栅极感应静电而击穿。

所以“与”门，“与非”门的多余输入端要接高电平，“或”门和“或非”门的多余输入端要接低电平。若电路的工作速度不高，功耗也不需特别考虑时，则可以将多余输入端与使用端并联。

(8)门电路输入扩展阅读

门电路应用注意事项：

对于或门及或非门的多余输入端，可以使其输入低电平。具体措施是通过小于500Ω的电阻接地或直接接地。

在前级门的扇出系数有富余时，也可以和有用输入端并联连接。对于与或非门，若某个与门多余，则其输入端应全部输入低电平（接地或通过小于500Ω的电阻接地），或者与另外同一个门的有用端并联连接（但不可超出前级门的扇出能力）。

若与门的部分输入端多余，处理方法和单个与门方法一样。

⑼ 解释CMOS门电路的输入端为什么不能悬空

这是有MOS管的特性决定的，MOS管输入阻抗很大（栅极源极之间有一层氧化层），输入阻抗大，对微弱信号的捕捉能力就很强（简单地把干扰源等效为一个理想电压源和一个内阻的串联，根据分压原理可知输入电阻越大输入的分压越大），所以悬空时很容易受周围信号的干扰。

静态功耗低，每门功耗为纳瓦级；逻辑摆幅大，近似等于电源电压。抗干扰能力强，直流噪声容限达逻辑摆幅的35%左右。可在较广泛的电源电压范围内工作，便于与其他电路接口，速度快，门延迟时间达纳秒级；在模拟电路中应用，其性能比NMOS电路好；与NMOS电路相比，集成度稍低。

(9)门电路输入扩展阅读：

由于两管栅极工作电压极性相反，故将两管栅极相连作为输入端，两个漏极相连作为输出端，如图1(a)所示，则两管正好互为负载，处于互补工作状态。

当输入低电平(Vi=Vss)时，PMOS管导通，NMOS管截止，输出高电平。·

当输入高电平（Vi=VDD）时，PMOS管截止，NMOS管导通，输出为低电平。

在复杂直流电路中，某一段电路里的电流真实方向很难预先确定，在交流电路中，电流的大小和方向都是随时间变化的。这时，为了分析和计算电路的需要，引入了电流参考方向的概念，参考方向又叫假定正方向。

所谓正方向，就是在一段电路里，在电流两种可能的真实方向中，任意选择一个作为参考方向（即假定正方向）。当实际的电流方向与假定的正方向相同时，电流是正值；当实际的电流方向与假定正方向相反时，电流就是负值。

⑽ 门电路有多少个输入

一般集成门电路有2-4个输入端。