计数器的电路图

1. 怎样用74ls161构成一个十三进制的计数器，求电路图

用异步清零法，则在输出端的Q3Q2Q0引出接到与非门，与非门输出接到161的清零端，另把D0~D3接地即可。

(1)计数器的电路图扩展阅读：

74ls161相似芯片：

74HC161和74LS161都是常用的四位二进制可预置的同步加法计数器，74HC161是CMOS型，74LS161是TTL型。它可以灵活的运用在各种数字电路，以及单片机系统中实现分频器等很多重要的功能。

74hc161的主要功能如下：

1、异步清零功能：当CLR的反为零时，不论有无时钟脉冲CLK和其他信号输入，计数器被清零，即Qd~Qa都为0。

2、同步并行置数功能：当CLR的反=1，LOAD的反=0时，在输入时钟脉冲CLK上升沿的作用下，并行输入的数据dcba被置入计数器，即Qd~Qa=dcba。

3、计数功能：当LOAD的反=CLR的反=ENP=ENT=1，当CLK端输入计数脉冲时，计数器进行二进制加法计数

4、保持功能：当LOAD的反=CLR的反=1时，且ENP和ENT中有”0“时，则计数器保持原来状态不变。

参考资料来源：网络-74HC161

2. 60进制计数器电路图

基于原理图描述的，这是一个24进制的计数器，把十位和个位的输出那里的连接改改就行了，会吧？

下面是基于verilog语言描述的：

molecnt24(ten,one,co,clk,clr);

output[3:0]ten,one;

outputco;

inputclk,clr;

reg[3:0]ten,one;

regco;

always@(posedgeclk)

begin

if(clr)

beginten<=0;one<=0;end

else

begin

if({ten,one}==8'b00100011)

beginten<=0;one<=0;co<=1;end

elseif(one==4'b1001)

beginone<=0;ten<=ten+1;co<=0;end

else

beginone=one+1;co<=0;end

end

end

endmole

还有基于vhdl语言描述的，具体参考潘松老师的那本书或者周润景老师的那本书。

3. 用74161集成计数器设计9进制加计数器，要完整电路图

把一个74161的Q3作为这一级的进位输出端，它就是一个八进制计数器。第一级的4个输出端（Q3,Q2,Q1,Q0）就是8,4,2,1。这个第一级的计数输入是从CLK端输入的，第二级的CLK接第一级的Q3,就构成了八进制计数器的第二级。如此类推，就构成了多位的八进制计数器电路。

试用同步加法计数器74LS161（或74LS160）和二4输入与非门74LS20构成百以内任意进制计数器，并采用LED数码管显示计数进制。采用555定时器构成多谐振荡电路，为同步加法计数器提供时钟输入信号。

(3)计数器的电路图扩展阅读：

电子计数器按功能可分4类。

①通用计数器：可测频率、周期、多周期平均、时间间隔、频率比和累计等。

②频率计数器：专门用于测量高频和微波频率的计数器。

③计算计数器：具有计算功能的计数器，可进行数学运算，可用程序控制进行测量计算和显示等全部工作过程。

④微波计数器：是以通用计数器和频率计数器为主配以测频扩展器而组成的微波频率计。它的测频上限已进入毫米波段，有手动、半自动 、全自动3类。系列化微波计数器是电子计数器发展的一个重要方面。

4. 急求用74LS192芯片构成30秒倒计时电路图，数电实践课用，我不会啊，给个电路图，谢谢！

计数器的电路连接如下图所示

采用74LS192芯片作为计数器，74LS192是同步的加减计数器，其具有清除和置数的功能。电路中选择两片74LS192作为分别作为30的十位和个位。

将作为十位的计数器输入端置为0011而将个位的输入端置为0000。将两片74LS192的置数端连出来与开关B相连，开关B控制置数端与高电平还是低电平，从而实现当30倒计时到00时，通过手动操作开关B而可以重新开始倒计时。

(4)计数器的电路图扩展阅读：

电路连接的方法为：

1、连接电路前，先要画好电路图。

2、把电路元件按电路图相应的位置摆好。

3、电路的连接要按照一定的顺序进行。

4、连接并联电路时，可按“先干后支”的顺序进行，即先连好干路，再接好各支路，然后把各支路并列到电路共同的两个端点上，或按“先支后干”的顺序连接。

5. 分别使用反馈置数法和置零法画出利用74161构成七进制加法计数器的电路图并画出各自电路的状态转换图。

利用74161构成七进制加法计数器，最大数是6，所以，利用计数到6时，产生置数脉冲，在下一个时钟脉冲时使计数器置数0000，实现回0。逻辑图如下，也是仿真图，图中的数码管你不用画，那是为了显示仿真效果的。

6. 求用74161芯片做38，40，51进制的计数器的电路图

图中是采用复位法构成的串行进位式20进制计数器。第一个计数器10进制，第二个计数器接成2进制。
合起来是20进制。

7. 求计数器原理图(非数字电路,是含继电器和齿轮的那种)!

下图是电磁式机械计数器，输入12伏直流脉冲，输入一个脉冲，计数器记录一个数，其优点是不怕断电，数据永远保存。
型号：JJ-10A(JDM-II型).

8. 如何用74LS161来实现7进制的计数器电路图

1、首先找到一块74LS195芯片，将其J、K输入端连接到一起，将R、LOAD端连接高电平，将CP端连接脉冲信号，再将输出端从左到右、从上到下编号为Q0、Q1、Q2、Q3，如图所示。

(8)计数器的电路图扩展阅读

一个 16 进制计数器，最大计数值是 1111 ，相当于十进制数 15 。需要计数的脉冲加到最低位触发器的 CP 端上，所有的 J 、 K 端都接高电平 1 ，各触发器 Q 端接到相邻高一位触发器的 CP 端上。 J—K 触发器的特性表告诉我们：当 J=1 、 K=1 时来一个 CP ，触发器便翻转一次。

在全部清零后，第 1 个 CP 后沿，触发器 C0 翻转成 Q0=1 ，其余 3 个触发器仍保持 0 态，整个计数器的状态是 0001 。

第 2 个 CP 后沿，触发器 C0 又翻转成“ Q0=0 ， C1 翻转成 Q1=1 ，计数器成 0010 。到第 15 个 CP 后沿，计数器成 1111 。可见这个计数器确实能对 CP 脉冲计数。

9. 74ls161做成24进制计数器接线图电路图！！急

电路图：

清零端CR=“0”，计数器输出Q3、Q2、Q1、Q0立即为全“0”，这个时候为异步复位功能。当CR=“1”且LD=“0”时，在CP信号上升沿作用后，74LS161输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3，D2，D1，D0的状态一样，为同步置数功能。

而只有当CR=LD=EP=ET=“1”、CP脉冲上升沿作用后，计数器加1。74LS161还有一个进位输出端CO，其逻辑关系是CO= Q0·Q1·Q2·Q3·CET。合理应用计数器的清零功能和置数功能，一片74LS161可以组成16进制以下的任意进制分频器。

(9)计数器的电路图扩展阅读：

74ls161是异步置数同步清零十六进制计数器,构成24进制计数器有两种方法：

1、异步置数法.因为是异步,所以不用等待时钟信号就可以直接置数,构成24进制计数器的话,需要两块芯片级联,第一块计数16次后进位一次,然后第二片计数1次,当第一片计数8次与第二片计数1次后就是计数24次,此时通过门电路译出置数信号给置数端就行.

2、同步清零法.原理同置数法,只是它是同步清零,需要等待时钟信号一起作用来清零,所以在第一片计数7次与第二片计数1次后就是23次计数,此时译出清零信号,然后再等待一个时钟信号,此时计数24次,又刚好完成清零。

10. 关于计数器芯片74LS160的运用。用两片74LS160芯片设计一个同步六十进制计数器请画出电路图

用两片74LS160芯片设计一个同步六十进制计数器可使用同步级联、异步清零方式实现。

其中个位计数为十进制形式。个位与十位计数器之间采用同步及连方式，个位计数器的进位信号连接到十位计数器的使能端EP，或ET，或EP、ET的并联，完成个位对十位计数器的进位控制。十位计数器计数到6时，Q1=Q2=1，用个2与非门连接，以产生清0信号，并连接两个计数器的清0端。

数据位（D0~D3）全部挂低电平，其余计数器的输入端，挂高电平。计数器容量为10×10=100。2个数器同时连接到同一个计数脉冲CP，以低位计数器进位脉冲CO作高位计数器的工作状态控制脉冲EP、ET。经与非门输出空置数端，接成六进制计数形式。当计数器状态为59时，重新置数，并输出一进位到达六十进制。

(10)计数器的电路图扩展阅读：

在同步清零的计数器电路中，RD‘ 出现低电平后要等下一个CLK信号到达时才能将触发器清零。而在异步清零的计数器电路中，只要RD’ 出现低电平，触发器立即被置零，不受CLK的控制。

计数器主要由触发器构成，按触发器的翻转的次序来分类。在同步计数器中，当计数脉冲输入时所有触发器是同时翻转的。

“同步”输入信号和时钟信号有关，实际上输入信号和时钟信号进行了与运算或者与非运算，输入信号和时钟信号的运算结果是有效的器件的状态才会改变。

同步信号可以过滤掉不正确状态跳变对逻辑的影响，但是需要保证有效输入信号在时钟信号跳变钱完成跳变，否则输入信号就是无效的。